第5讲 单片机的并行IO口-陈裕国

MCS-51单片机的并行IO口1 并行IO口的结构

2

并行IO口的编程操作3

并行IO口的应用1 并行IO口的结构P1口教材P79页接下页必须注意，在读引脚时，该端口的锁存储器必须事先写“1”。1 并行IO口的结构P1口教材P79页接下页必须注意，在读引脚时，该端口的锁存储器必须事先写“1”，使场效应管截止。这是因为该引脚既是输出端同时也是外部信号的输入端。比如：假设该引脚的状态此时为0，则驱动器的下方场效应管会导通，此时相当于输出“0”；如果有一外部输入信号是高电平且加到该引脚上，则该引脚会被强行箝拉到低电平，故造成读到CPU中的数据为“0”，同时也可能造成器件损坏！

1 并行IO口的结构P2口教材P80页接下页“控制”选择开关下方即类同P1口；“控制”选择开关上方，“地址”经过两个非门（场效应管相当一个非门）输出。1 并行IO口的结构P3口教材P81页接下页忽略第二功能且“第二输出功能”线为“1”，即类同P1口，此时为第一功能；第二功能输出类同P2口，第二功能输入类同P1口输入。1 并行IO口的结构--P0口教材P77页接下页“控制”选择开关下方:(1)即类同P1口，即输入输出口，(2)输入数据；“控制”选择开关上方输出地址/数据,类同P2口输出地址。所谓并行I/O口，即各位的数据同时被输入或输出，它的最大特点是速度快。

（1）结构特点

MCS-51系列单片机的32根I/O线分为四个双向并行口P0~P3。P1、P2、P3口均有内部上拉电阻，而P0口的引脚是通过场效应管接到VCC。显然，当P0口的上、下两只场效应管均关断时，引脚相当于“浮空”状态，即可作为高阻抗的输入端口（∴P0口为真正的双向口）。1 并行IO口的结构接下页（1）输入功能

单片机有两种读一个端口的方法：读锁存器和读引脚。②读锁存器：在CPU“读锁存器”信号的作用下，锁存器的状态通过三态门送到内部总线，然后读到CPU中进行处理，而处理后的值将被重新写入锁存器。能实现这种功能的指令称为“读—修改—写”指令，它们有：①接下页ANL（逻辑与指令）例如：ANLP1，AORL（逻辑或指令）例如：ORLP2，AXRL（逻辑异或指令）例如：XRLP3，AINC（增量指令）例如：INCP2DEC（减量指令）例如：DECP1DJNZ（循环判跳指令）例如：DJNZP2，LOOPJBC（位测试转移指令）例如：JBCP1.1,LOOPMOV（位传送指令）例如：MOVP1.3,CCPL（位取反指令）例如：CPLP1.0CLR（位清“0”指令）例如：CLRP1.0SETB（位置位指令）例如：SETBP3.3

！读锁存器操作的共同点（特征）：先读入并行I/O口锁存器中的内容，作一定的修改，然后再写入该口的锁存器中（读出—修改—写回）。

上述的后五条指令，属于位操作指令，实际上也是先要将8位锁存器的内容一起读入，再按指定位进行修改，然后再一起写入锁存器中。接下页

②CPU“读引脚”信号时，但必须注意，在读引脚时，该端口的锁存储器必须事先写“1”。这是因为该端口既是输出端同时也是外部信号的输入端。比如：假设该端口的状态此时为0，则驱动器的下方场效应管会导通，此时相当于输出“0”；如果有一外部输入信号是高电平且加到该引脚上，则该引脚会被强行箝拉到低电平，故造成读到CPU中的数据为“0”，同时也可能造成器件损坏！而事先给锁存器写“1”，对于P0口，此时上、下两只场效应管均夹断，则构成高阻输入；对于P1、P2和P3口，此时的输出给拉成高电平，故其电平状态取决于外部信号。（在复位时，各端口的锁存器均置成“1”！）接下页当单片机执行改变锁存器值的输出指令时，在该指令的最后周期的状态时，CPU向锁存器产生出有效的“写锁存器”信号，将内部总线上的新值写入锁存器（即D触发器）。P0口输出驱动器能驱动8个LSTTL输入，P1、P2、P3口可驱动4个LSTTL输入。（3）输出功能与负载能力接下页（4）特殊功能P0口还起了数据总线和地址总线（低八位）的作用。在进行正常的输出（普通IO）时，“控制”端为“0”，多路转换器MUX接在锁存器的Q端。此时上方的场效应管关断，下方的场效应管受锁存器的控制，P0口具有开漏输出，这时驱动外部电路时P0口需外加上拉电阻（上拉电阻的阻值取5.1K或者4.7K）。在CPU进行外部存储器存/取时，P0口起数据总线或地址总线的作用，“控制”端为“1”，多路转换器MUX接反相器的输出端，即相当于接在“地址/数据”端。当这个“地址/数据”为“1”时，上方的场效应管导通而下主的场效应管关断，P0.X输出高电平，反之输出低电平。这时P0口不需外接上拉电阻(作为总线用)。接下页a）P0.X结构图

在CPU需要对外部存储器进行写操作时，“地址/数据”端应先送出地址，然后在把要写的数据输出。很显然，P0口的地址、数据是分时输出，这就是需要加入外部地址锁存器将先输出的地址锁存起来，地址锁存信号取自ALE。一般的情况下，P0口只在系统中用作总线，而不作为一般的I/O口，因而P0口不外加上拉电阻。接下页与P0口类似，P2口除了作I/O口之外，还作为地址总线的高8位地址输出端。在作为I/O口用时，“控制”端为“0”，故多路转换器MUX接在锁存器的Q端，场效应管受锁存器的控制。在作为地址总线输出时，“控制”端为“1”，多路转换器MUX接在“地址”端，故场效应管由“地址”端来控制，此时锁存器（P2的特殊功能寄存器SFR）的内容不变，在外部存储器读/写完毕时，P2口的地址输出的作用也结束，则“控制”端又变为“0”，P2口继续按锁存器原来的状态输出。由于P2口在CPU对外部存储器读/写过程中，始终能输出地址信号，所以P2的地址不需要外部锁存器的锁存。接下页3)P3口（第二功能）P3口除了用作为一般I/O口外，每一根线都可以执行与口功能无关的第二种I/O功能。由图2-5可以看出，输出驱动器受控于锁存器的状态与第二输出功能的状态。

若要进行第二功能使用时，锁存器必须先写入“1”，否则口线将被拉为0。接下页P3口的第二功能有哪些？接下页强调！说明：对P0～P3口：1）

各个端口引脚在作输入口之前，都要先向对应的口寄存器中写“1”，不然不能作输入口用。2）P0口内部没有上拉电阻（其他都有），所以作通用IO口用时为“开漏”输出，必须外加上拉电阻。在作总线使用时不需要加上拉。其他的口可加可不加。（上拉电阻的阻值确定，5.1K或者4.7K都可以）。3）P3口作第二功能使用时，相应的口锁存器必须为“1”状态。4）

如果使用了外部存储器，不要再写P0口（外部存储器挂在P0口）。返回2 并行IO口的编程操作教材P82页接下页三种基本操作：

（1）数据输出

下面三条指令均可向P0口输出数据：

①MOV P0,A

②ANL P0,#DATA

③ORL P0,A

（2）读端口输入

ANLP1,#0FH

（3）读引脚输入

MOV P1,#0FFH

MOV A,P1

2 并行IO口的编程操作教材P83页接下页2 并行IO口的编程操作教材P83页接下页2 并行IO口的编程操作教材P83页返回3

并行IO口的应用--教材P85页接下页3

并行IO口的应用--教材P86页接下页3

并行IO口的应用--教材P87页接下页3

并行IO口的应用--教材P88页接下页3

并行IO口的应用--教材P88页接下页3

并行IO口的应用--教材P89页接下页3

并行IO口的应用--教材P89页接下页3

并行IO口的应用--教材P90页接下页3

并行IO口的应用--教材P91页接下页3

并行IO口的应用--教材P92页接下页方法二：并消抖电容3

并行IO口的应用--教材P94页接下页3