cadence安装、原理库建库和Concept-HDL使用手册

CadenceSPB15.5使用手册、CadenceSPB15.5安装方法：先在安装盘路径设置cadence_license文件夹，将cadence15.5源文件的crack文件夹中license.lic文件拷贝至cadence_license文件夹里。设置环境变量：指向此SPB15.5的LIC路径。

打开安装源文件disk1，运行setup.exe，接受协议，直接安装products。LicenseManager信息为空，直接Next。填写用户信息。Controlfile为空，直接Next。设置安装路径。设置安装路径。Products全选。设置工作文件夹路径。IntelliCAD可选件，可任选是否安装。FootprintViewer设为默认。安装文件夹设为默认，点击Next开始安装程序。安装过程中………..两个extension选择默认“否”确定：无license.dat警告。确定：安装库提示信息。选择不马上重启计算机，并确定需重启信息，以便继续安装Cadence库文件。

、安装conceptHDL原理库打开源文件夹的disk4，运行setup.exe文件，安装conceptHDL库文件。库Component的选择，PSpice可任选。点击Next进行安装库文件。安装过程中……………….安装结束，点击finish。安装信息检查与修正是否被更改检查环境变量是否被更改若选择安装了PSpice库，则需修正元件库cds.lib。打开安装路径下（ ）的cds.lib，使用写字板打开编辑：将DEFINEspiceele修m改为.：DEFINEspice_elem.末行留一空行并存储。重启计算机，安装结束。

ConceptHDL原理库的建立ConceptHDL原理库的建立我们先打开ProjectManagement,之后出现CadenceProductChoices这个窗口,选择AllegroPCBLibrarian610(PCBLibrarianExpert).点击OK,创建一个新的LibraryProject.Cadence原理库的三级结构：DeSigTIEditorDesignEntryHDL急tPCBEditor

按完成,他会提示Newprojectcreationsuccessful.这样一个新的LibraryProject就完成了.他会进入AllegroPCBLibrarian界面.

我们以74HC374为例介绍如何创建原理用到的元件.在AllegroPCBLibrarian界面,我们可以由PartDeveloper或LibraryExplorer进入开始创建元件.现在我们从LibraryExplorer进入.

进入PartDeveloper界面。

设置Partdeveloper:tool setup或点击setup快捷菜单，取消UsePinNameasPinText选项，其余选项为默认设置，点击OK退出。建立原理图封装。AddPin厂SuffixSizeStringISIZE-1.JILeft》IelH二Il0Ielff二］-工口MSB厂UnknownLoadingI-Direction厂Assert厂OutputLSBChecksInputLoadOutputLoadALowIHighLowIHigh2345El78910111213ΓΓΓΓΓΓΓΓΓΓΓΓ3Ir-JFiUT4INPUT5OUTPUT6OUTPUT7INPUT8INPUT9OUTPUT10GROUND11ANALOG12OUTPUT13INPUT14INPUTLeft-0.010.01Left-0.010.01Left1.0-1.0≡Left1.0-1.0Left-0.010.01Left-0.010.01Left1.0-1.0LeftLeftRight1,0-1.0RightZ-0.010.01Riqht-0.010.01VQKICancel∣HelpPins中的Name填引脚号，（实际的引脚名在Text中填写）。OK之后返回下面的界面,其中Text这样74HC374的Symbol就完成了.根据Datasheet填好,调整好PIN的位置,VPreservePinPositionLogicalPinsSetSigin∣SetSiZe∣IRlng>∣Pioperties»∣GeneralSYmbOlPin*SymbolOutlineA7-8-9-llol-m-m-m-ll7l-m-<INPUTOUTPUTGROUNDOUTPUTINPUTINPUTOUTPUTOUTPUTINPUTINPUTOUTPUTPOWERNameText∣PinTyPe∣SiZed∣Locatio注意事项：conceptHDL的网格、原理库Library的网格设置采用默认设置原理库Library的symbol引脚电气位置横、纵座标的应调整到偶数网格上。，接下来需要创建Package,点击GeneratePackage,如图:Ee底底固□l口1国口］0|里IMETTTlb口IEVrHIlLMap]VHDLHr闵VerilogI1ZeriloglιAddFmi>ztionGrqupInterface匚QmPariToFack⅛,⅛⅛son接下来选择PackagePin,出现下面的窗口,MapSymbolPin与FootprintPin的对应关系.

b的下面我们还要进入Symbol/sym_1/Ggeneral进行Properties设置.在b的Gene属r性a中l需要有$Loca、tPiaornt、NPaamcek、TPyApT这eH四项属性。其中Pack、TPyApT设eH置为不可见，其它两个属性为可见.并调好$LocaPart_放N置a的m位e置.最后我们还要设置PartTable,设置完之后存盘退出j^FileEditViewToolsTemplateSjmboI∣∙∣留q∣<⅛I电旗囚匿I∏jjj[αB∣¾∣1⅞∣⅞∣Q]∣⅞∣日.ic.74hc374-^^PaCkageS白"74HC374自叵]1FGGl)-卜^bAssociatedSymbolsSym」白圃Footprints圜74hc374*∣θ⅛}Symbols-GSyTTl白“^^AssociatedPaCkage"74HC374VHDLMapFilesVHDLWrappers♦VerilogMaPFileSVerilogWrapperr.DeleteRename⅛λP⅛ftT^Ife⅝.4E3itView迥('-.-1Hi回(M口1百同⅜⅛JJ口回［=口1百同⅜⅛JJ口回［=□1倒口11⅛∣回号I整个制作过程到此基本完成,存盘就OK了.由PDFDatasheet文件创建元件。在AcrobatReader界面，将元件Datasheet中的元件引脚表格，用选择表工具复制表格内容，并打开Excel，将复制表格内容粘贴到Excel.在Excel中将第一列，第三列调整为管脚号，将第二列的管脚类型按Cadence调整好，第四列为pinname（待填入text中）。喧♦百Iali⅜∣∣¾∣∣⅞∣"◎因匿51回胸H四Hl⅞

g∣e∣鹿口∣⅞ij⅞⅛住直0I里IIi∏i∣+Fl-熊ww_lib.74hc374Cell74hc374hasnoPackagesCopyFartTPasteW∣LM园l≡l('■.■'HiW∣L"DeleteMuVeriloGenerateSymbol(≡)『，•，UVeriIoInterfaceComparisonComParE'A'ithSIModel■1并点击logicalpins的灰色空栏，Ctrl+I插入一行将Excel表格的一、二和三列复制到logicalpins栏内。

X点击Functions/slots，弹出如下窗口，由Add插入分块的slots数。X■123Functions5PLIT_INST_GROUP51152i531EditFuiLctioilspReplicatevalueofSPLlT」NST_GRDUPpropertyforaddedsection点击DistributePins，弹出如下窗口，选择要分配的引脚，右键移到其对应的slot。全部分配完后OK退出。GeneelPackagePinRartTabIeDistributePins►IProperties►IIFunctions/Slots12345681112910^AlOA13BLOB12ILFilterRowsRReplicatevalueofSPLITJMoveTo...CheckUncheck厂厂匚厂厂Ρ厂厂匚匚厂匚L∣√PinononesymbolonlyHideSelectedColsHi.deSelectedRowsUnhideAllColsUnhideAllRowsSelectAllCancelHelpQKAddI□∙ete∣<¾]jji⅞ute⅞jjj>QK∣Cancel∣HelP∣!tails..)分别对各个slot生成对应的symbol.Clel闵㈢固吧住住IqlaE寸旺"日|而册施幅魔眉IlHlMlHl非□第vc5402_lib.vc5402[-]-^^PackagesI⅛-命VC5402GeneralPackagePinIPartTable1FFooCopyPasteGenerateSymbol(s)Type515253SizedInputLoddOutputLowIHighLowISelected:O0"⅞JSjiribols白弹sym_l《GenerateSymbol(≡)F-BIDIRTST5TSJiIDIRA3-「-0.01=0.01=1.0A4>；-Γ-0.01汨.口1U.0A5：-Γ-0.01⅛.01h.oAlOΓ-0.01汨.口1」.口A13-Γ-0.01μz∣.oι≡1.0B3-：-Γ-0.01汨.口1打.口B4:-∙-Γ-0.01⅛.01h.oB5:-!-Γ-0.01汩.口1打.口B8：-Γ-0.01≡0.01≡1.0分别对各个对应的symbol根据元件datasheet，由Excel的第四列管脚名填Text,保存。B-等vc5-402_lib.vc5402日审Packages白杀VC5-402曰施1FG(il)曰施1FG(i2)由任1FGR：3)由-mFOotpririts⅛¾SjTTibols叶廿丘^^)由"^^AssociatedGeneralSymbolPins“PreservePinPositionLogicalPinsSetCIHgin∣ SBtSi史∣Ein-卜∣ F⅞叩ertie∙卜∣巳“O≡jπ∣-2ii回…^^lA≡≡ociat白"QWym_3由"^^Associat曰■因PartTableFilez►NameE≡lPinTypeSizedLocationPosition1m3«q∣T5ΓFlight二2A4∣T5ΓFlight二,口345Right二玄64AlO厄—而历。LeFt二】25ni3∣T5R.ight二÷86B3k?।∣T5Rjght二!127B4∣T5Right二iιa8B5∣T5R.ight二沿49B8⅛5JT5_BIDIRLeFt二出1∩,四、CadenceConceptHDL原理图设计1．建立一个新的工程在进行一个新的设计时，首先必须利用ProjectManager对该设计目录进行配置，使该目录具有如下的文件结构。此处添入你的工程名如：my,projectEnterfkar,seaxdlee∙tir>tpr∙jee4-^r∙ject此处添入你的工程名如：my,projectEnterfkar,seaxdlee∙tir>tpr∙jee4-^r∙ject:VsTY卜E∙jeZLytm2.启动ProjMeacntage之m后e出n现tC,adePnrcoedCuhcoti这c个e窗s口,选择AllegroPCBDesignHDL6点1击0O(K创P,建C一B个新D的e打n开:一个已有Proj；eNcetw建立:一个新的Proje点c击tNe.如w下图∏ι,sW)ιurdst⅛ι<5yoυthroughth∙

pr∙sass，fcτaatιngaa*v<»，CCTcade将n会c以e你所填入的projneac如mte：mypro给projfeic和lib分别命名为myproje和cmty.pcrpomject.lib点击下一步：

SahVtth«librariesTkDGdq&fςτthisproject.T»ch⅜Jkzctλ∂r⅛rchoj∙lei»£(lieFiojwvtIiLr&jιc3i>eltclIktLilraι*itxan*pressLbtUyc.vIiXF%∙τttQnEkv«ilthl∙廿。」>et：列L出i所b有r可a选r择y的库。包括cade自n带c库e等。Project：L个i人b工r程a中r将y用到的所有库。如点击下一步，并添入你的设计名如：mydesi

设3计.开始时，应该首先将机器上的库与共享的原理图库同步。将共享库加入到自己的工程库中，点击set，u弹p出右图。点击Edi编t辑cds.文l件i。b添入以下语句:defin共e享的原理图库名绝对路径如： 则库libc被d加m入aLibr项a内r，y再选定点击Ad将d其,加入到右边的Proj中e。ctp原t理图H的D设L计点击Design进E入n是-CaHdDeLn的c电e路原理图设计输入环境DcIHql0昌ISC回隋I司融*1DcIHql0昌ISC回隋I司融*1膈睇@@@国@|图■代h威B豆M"口口腼咕*+-[唳1∙¾》■∣/j]τ-÷-^-^-∏-∣1⅛--Φ--j⅛-II-—A^4F-3£1⅛Ijj÷¾¾X∣chi∣X£|心』祖介图Ijj¼⅜⅛¼C*R旧⅛C<■Copyright(C)1998-2005Reading.∖cds.lιbfile.Rea.dingTMS320VC5∙il02DESIGN.SCH.1.1intodrawing#1在concept中电路原理图的设计流程（1）A

在concept中电路原理图的设计流程（1）A

使用放p置a元r器t件s。nen命t令-在-原-理a图d中d加元器件。的o注意：为避免调出的元器件连线错位，栅格设置要注意，Tool的o首先应放入标准图框，再在图框内添加所需器件。其中介绍两个命令：Version改变-元-器-件-符号版本Section指定-逻-辑-元-器件在物理封装中的位置。并显示如下图：

Iibc<drr∣s÷⅛Iibc<drr∣s÷⅛¾YZBKZOJ5_AZ6F3ZUJ538F330S3CO6□□□□□电...B■■'..-...B■■'...-JZO6O3-25V,104,Z3Y对含有PPT信息的器件（PPT表包含有器件的材料代码和封装信息CO6□□□□□电...B■■'..-...B■■'...-JZO6O3-25V,104,Z3Y****—PartSraDesckiftioh八JJJJJJJ<>[SearchReSU辰广Humberofroεinre≡,ult:32∕,开始®—t◎f⅛?未..国收:..r⅜项.奉身文一［疆"勺蕊朗（2）（2）.使用Wire---命-令可D在r连a线w的同时，对该线网加信号名。靠近需要连线的元件管脚处，使用shift+键r可i以g准h确t快捷地捕捉pi脚n并连线。.使用Wire---命-令可R自o动u完t成e点到点连线。（3）.NamingwiresConc—eHpDt可L以通过相同信号名自动建立两个线（3）.NamingwiresConc—eHpDt可L以通过相同信号名自动建立两个线网的连接关系。使用Wire 命令s可i标g记n一a根m线e网使用Text 命令改c正h和an重g新e命名信号名。a.总线总线的信号名格式为〈msb..ls指b总＞线,的m最s高b位。Ls指b总线的最低位。当为某根线网定义了总线格式的信号名后,该线将自动加粗，有别于单根信号线。■■■■τ-■■■ □<Hr0>q0□<0>45b*ττττττττ^^-78Θ11三45πππππππππ.....ByTTTTTT『二3耳H□o□i■■■■τ-■■■ □<Hr0>q0□<0>45b*ττττττττ^^-78Θ11三45πππππππππ.....ByTTTTTT『二3耳H□o□i□e□≡□4口二□E□T□B□□□10□11D1Ξ□1≡□14□1^总线支线及其网络名。st给a拆p分:出的总线各信号线编号，以便定义每条信号线的连接关系。选择命令Wir—eBus，T绘a制p总线分支线连接。然后选择命令Wir—eBusTap弹V出aBluusesT,ap对R话a框n，（4）.添加属性（可查看编辑元件的属性。（4）.添加属性（可查看编辑元件的属性。填写总线最高位，最低位和递增率，OK后，由鼠标单击左键，释放鼠标左键；从总线最高位贯穿到总线最低位，然后单击鼠标左键，即可一次设定该部分总线支线。BusNam—eB:usWiNra给em总e线各,支线命名的鼠标操作也如上。y,a）ttribu

显t示t属a性c依h附m关e系n。指给元件和信号线添加各种属性。下面仅介绍几个通常给元件添加的属性。a.LOCA定T义I逻O辑N元:件的物理封装编号。如d1,r5…,l3b.JEDEC定义T了Y一P个E逻:辑元件的物理封装。原理图中如无此定义或pack定t义y，p则e采用元件的缺省封装。c.POWER定义G元R件O的U可P替:换电源。如：power_group=d.PNU添M入BSEtRe:p内2的0材0料0代码。如：PNUM材B料E代R码=值编辑属性：.其它便捷作图命令Group组-操-作-。-