毕业设计194数字式频率计设计实验报告

数字式频率计设计实验报告频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。一：设计要求1.用555产生待测频率信号和定时时机信号。2．频率测量范围为0000～9999Hz。3.用LED数码管显示频率数值。4.计数结束时对数码管清零。二：设计原理所谓频率，就是周期性信号在单位时间(1s)内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为f=N/T。图1①时基电路时基电路的作用是产生一个标准时间信号（高电平持续时间为1s），由定时器555构成的多谐振荡器产生。若振荡器的频率，则振荡器的输出波形如图1中的波形II所示，其中t1=1s，t2=0.25s。由公式t1=0.7(R1+R2)C和t2=0.7R2C，可计算出电阻R1、R2及电容C的值。图2②逻辑控制电路根据图1(b)所示波形，在计数信号II结束时产生锁存信号IV，锁存信号IV结束时产生清“0”信号V。脉冲信号IV和V可由两个单稳态触发器74LS123产生，它们的脉冲宽度由电路的时间常数决定。设锁存信号IV和清“0”信号V的脉冲宽度tw相同，如果要求tw=0.02s，则得tw=0.45RextCext=0.02s。若取Rext=10kΩ，则Cext=tw/0.45Rext=4.4μF。由74LS123的功能可得，当1RD=1B=1,触发脉冲从1A端输入时，在触发脉冲的负跳变作用下，输出端Q1可获得一负脉冲，其波形关系正好满足图1所示的波形IV和V的要求。手动复位开关S按下时，计数器清“0”。图3③锁存器锁存器的作用是将计数器在1s结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值。如图1(b)所示，1s计数时间结束时，逻辑控制电路发出锁存信号IV，将此时计数器的值送译码显示器。选用两个8位锁存器74L273可以完成上述功能。当时锁存信号CP的正跳变来到时，锁存器的输出等于输入，即。从而将计数器的输出值送到锁存器的输出端。高电平结束后，无论D为何值，输出端的状态仍保持原来的状态不变。所以在计数期间内，计数器的输出不会送到译码显示器。总体的电路图如下：三：测试方案及测试仪器测试仪器：稳压电源：T-30B测试方案分为四部分1．测试时基电路：将电路按图示连好，用示波器观察其输出波形，调试得到稳定波形如下：逻辑控制电路的调试：输入时基电路所产生的信号，用示波器观察其波形，其产生的锁存信号与清零信号波形分别如下：测试其显示部分的功能：分别在74LS48的输入端输入相应的8421BCD码，看LED数码管显示是否正确待测信号发生器：根据设计要求和实际元件的限制，我们选用了定时器555构成的多谐振荡器产生的一个测试信号四：测试结果我们通过调节待测信号的频率，在一秒钟时间内，通过显示部分显示了其通过闸门的有效脉冲数，五：误差分析1.产生的时基信号不准确，因为产生一定频率的脉冲信号有很多设计方法，可由多谐震荡器或单稳态触法器产生，也可有555记时电路产生，石英晶体震荡电路的选频特性及稳定性都很好,但是由于实际实验设计的要求和实验设备的限制，我们选则了用555记时电路产生一个频率的脉冲信号，而且所产生的信号频率比较小可以得到所须要的周期信号，但以上电路的震荡周期或重复频率与时间常数RC有关，而且还取决于门电路的阀值电压VTH，VTH易受温度，电源电压及干扰的影响，稳定性不高，所以得到信号的精度不高。

2.控制器的设计电路不完美，因为控制电路可用74LS107和单稳态触发器74LS123构成,其功能有二:一是提供一个脉冲宽度为0.02秒的锁存信号,二是为计数器提供复位信号,以保证在后一秒计数前清除前一秒的计算结果.74LS151的B，C端置0，当A为0的时候151输出1s的信号，当被测频率超过9999hz，计数器最高位进位位输出1传给151的A端，并使发光二极管导通发亮，控制151输出1s的信号，但是实际的电路没有考虑到进位的问题，所以在设计的电路就很难实现其这一功能。

3.待测信号的不准确，待策信号可以由晶体管3DG100与74LS00等组成产生的信号。其中3DGl00组成放大器将输入频率为的周期信号如正弦波、三角波等进行放大。与非门74LS00构成施