数字电路期末考试试卷_第1页
数字电路期末考试试卷_第2页
数字电路期末考试试卷_第3页
数字电路期末考试试卷_第4页
数字电路期末考试试卷_第5页
已阅读5页,还剩1页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

××××学院试卷纸PAGEPAGE一二零零×~二零零×学年考试试题题号一二三四五六得分一,填空题(每空一分,二一分)一,在数字电子技术,组合逻辑电路地基本单元是,时序逻辑电路地基本单元是。其具有记忆。二,维持阻塞型D触发器地特征方程Qn+一=;同步RS触发器地特征方程Qn+一=,其约束条件为。三,已知电路结构求解功能地过程称为;已知功能求解电路结构地过程称为。四,只能读出不能写入地存储器通常用表示,既能读出又能写入地随机存取存储器通常用表示,它们即使断电也不会丢失数据。五,为使采样后地信号能够不失真地恢复原样,采样频率f零至少应满足是被采样信号最高频率fmax地倍。这一结论称为定理。六,计数器在开机时无论处于什么状态,都能很快自行入有效循环体地本领称为能力。七,(三二.二五)一零=()二=()一六=()八八,施密特触发器具有特。在电路地作用主要有波形地,波形地与波形地。二,判断下列说法地正确与错误(每小题一分,九分)一,组合逻辑电路与时序逻辑电路都具有记忆。()二,由逻辑门构成地电路一定是组合逻辑电路。()三,编码器与译码器地输入量都是二制。()四,异步计数器较同步计数器结构简单,但速度较慢。()五,直接对模拟量行处理地电路称为数字电路。()六,寄存器与可编程逻辑器件都是大规模集成电路。()七,单稳态触发器地暂稳态时间tW取决于R与C地数值。()八,模九计数器至少需用四位触发器构成。()九,同步时序逻辑电路各位触发器地CP脉冲不一定相同。()三,单项选择题(每小题二分,二零分)一,最基本地存储器件是()A,与门B,或门C,非门D,触发器二,具有置零,置一,保持与翻转四种功能地触发器是()A,JK触发器B,D触发器C,T触发器D,同步触发器三,三输入端地译码器,其输出端地个数通常是()A,三个B,六个C,八个D,一六个四,用八四二一BCD码作为代码地计数器,至少需要地触发器个数是()A,二个B,三个C,四个D,五个五,按触发方式地不同,双稳态触发器可分为()A,高电触发与低电触发B,电触发或边沿触发C,上升沿触发与下降沿触发D,输入触发与时钟触发六,四位移位寄存器构成环形计数器时,可构成()计数器。A,模四B,模六C,模八D,模一零七,下列叙述正确地是()A,译码器属于时序逻辑电路B,计数器属于时序逻辑电路C,五五五定时器属于数字逻辑电路D,寄存器属于组合逻辑电路八,同步时序逻辑电路与异步时序逻辑电路相比较,其差异在于后者()A,没有稳定B,没有统一地时钟脉冲控制C,没有稳定状态D,输出只与内部状态有差九,下列触发器,没有约束条件地是()A,基本RS触发器B,同步RS触发器C,主从型RS触发器D,边沿JK触发器一零,与其它ADC相比,双积分型ADC地转换速度()A,较慢B,较快C,极慢D,无法判断四,简答题(每小题四分,一二分)一,说说二制计数器与二-十制计数器有什么不同?二,何谓计数器地"自启动能力"?三,最常用地触发器是哪两种?它们地动作特点是什么?五,分析计算题(三零分)一,图示为D触发器构成地时序逻辑电路,请按下列要求分析电路。(一五分)①说出此电路地类型②写出电路地时钟方程,驱动方程与次态方程③列出电路地功能转换真值表④画出时序波形图⑤指出电路功能。二,试用七四LS一六一集成芯片构成十二制计数器。要求采用同步反馈预置法实现。(七分)三,化简下列逻辑函数(八分)①②六

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论