李继灿-微机原理与接口技术-第2章

第2章微处理器系统结构与技术【学习目标】微处理器是微机系统的核心部件与技术关键。本章在介绍Intel8086/8088CPU系统结构与技术的基础上，简要描述80286、80386、80486以及Pentium系列CPU系统结构的演变与技术特点。【学习要求】了解CISC和RISC是CPU的两种基本架构。理解8086／8088CPU的内部组成结构是Intel80x86系列微处理器体系结构的基础。透彻理解存储器的分段设计这一关键性存储管理技术基础。掌握物理地址和逻辑地址的关系及其变换原理，是理解存储管理机制的关键。理解“段加偏移”寻址机制允许重定位。着重理解80386的段、页式管理，80486对80386的技术更新和5级流水线技术思想。了解Pentium微处理器的体系结构特点，理解双流水线与双cache的技术思想。了解多处理器计算机系统和嵌入式系统的基本知识。第2章微处理器系统结构与技术2.1CISC与RISC技术CISC(复杂指令集计算机)和RISC(精简指令集计算机)是当前CPU的两种基本架构。各种微处理器就是按这两种不同的架构设计理念和方法发展的。2.1.1 CISC复杂指令集计算机（complexinstructionsetcomputer，CISC）是一种较早的微处理器设计流派，Intel80x86系列微处理器中的8086/8088、80286等，都是按此学派的理论设计的。CISC结构微处理器的设计特点如下：复杂指令（complexinstruction）复杂的内存定位法（complexmemoryreferencemethods）微程序结构（microprogramming）

2.1.2RISC精简指令集计算机（reducedinstructionsetcomputer，RISC）理论是从20世纪80年代开始逐渐发展成为一种微处理器体系结构。例如，从80286到80386的设计过程中就开始显示出这种变化，此后推出的80486、Pentium与Pentiumpro（P6）等微处理器，则更加重了RISC化的趋势。到了PentiumⅡ、PentiumⅢ以后，虽然仍属于CISC的结构范围，但它们的内核已采用了RISC结构。RISC的设计技术特点如下：1）缩短指令长度，规范指令格式2）简化寻址方式3）适当增加通用寄存器数量，大量利用寄存器间操作4）简化处理器结构5）便于使用VLSI技术6）增强处理器并行能力

2.2典型的16位微处理器的系统结构

2.2.18086／8088CPU的内部组成结构8086／8088CPU的内部组成结构

1．总线接口单元BIUBIU的基本功能是负责CPU与存储器或I/O端口之间的数据传送。在CPU取指令时，它从内存中取出指令送到指令队列缓冲器；而在执行指令时，它要与指定的内存单元或者I/O端口交换数据。1）指令队列缓冲器操作将遵循下列原则：（1）取指令时，每当指令队列中存满1条指令后，EU就立即开始执行。（2）指令队列中只要空出2个（对8086）或1个（对8088）指令字节时，BIU便自动执行取指操作，直到填满为止。（3）EU在执行指令的过程中，若CPU需要访问存储器或I/O端口，则EU自动请求BIU去完成访问操作。此时若BIU空闲，则会立即完成EU的请求；否则BIU首先将指令取至指令队列，再响应EU的请求。（4）当EU执行完转移、调用和返回指令时，则要清除指令队列缓冲器，并要求BIU从新的地址重新开始取指令，新取的第1条指令将直接经指令队列送到EU去执行，随后取来的指令将填入指令队列缓冲器。1．总线接口单元BIU2）地址加法器和段寄存器8086有20根地址线，但内部寄存器只有16位，不能直接提供对20位地址的寻址信息。为了实现对20位地址的寻址，设计者采用了一种称之为“段加偏移”的重要技术，即将可移位的16位段寄存器与16位偏移地址相加的办法，从而巧妙地解决了这一矛盾。【例2.1】假设CS＝4000H，IP＝0618H，则指令的物理地址PA＝4000H×16＋0618H＝40618H。1．总线接口单元BIU3）16位指令指针（InstructionPointer，IP）IP的功能与8位CPU中的程序计数器PC类似。正常运行时，IP中含有BIU要取的下1条指令（字节）的偏移地址。IP在程序运行中能自动加1修正，使之指向要执行的下1条指令（字节）。有些指令（如转移、调用、中断和返回指令）能使IP值改变，或将IP值压进堆栈保存，或由堆栈弹出恢复原值。2．执行单元EU

EU的功能是负责从指令队列中取出指令，然后分析和执行指令。EU由下列部分组成。（1）16位算术逻辑单元。（2）16位标志寄存器。（3）数据暂存寄存器。（4）通用寄存器组。（5）EU控制电路。EU中所有的寄存器和数据通道（除队列总线为8位外）都是16位的宽度，可实现数据的快速传送。注意，由于BIU与EU分开独立设计，因此，在一般情况下，CPU执行完1条指令后就可以立即执行下1条指令。16位CPU这种并行重叠操作的特点，提高了总线的信息传输效率和整个系统的执行速度。8088CPU内部结构与8086的基本相似，其内部寄存器、运算器以及内部数据总线与8086一样都是按16位设计的，只是8088的BIU中指令队列长度为4个字节。2.2.28086／8088CPU的寄存器结构对于微机应用系统的开发者来说，最重要的是掌握CPU的编程结构或程序设计模型。8086／8088的内部寄存器编程结构如图所示。其中阴影部分与8080／8085CPU相同。1．通用寄存器通用寄存器分为两组：数据寄存器；指针寄存器和变址寄存器。（1）数据寄存器：执行单元EU中有4个16位数据寄存器AX、BX、CX和DX。每个数据寄存器分为高字节H和低字节L，它们均可作为8位数据寄存器独立寻址，独立使用。在多数情况下，这些数据寄存器是用在算术运算或逻辑运算指令中，用来进行算术逻辑运算。在有些指令中，它们则有特定的用途。这些寄存器在指令中的特定功能是被系统隐含使用的，参见表2.1所示。1．通用寄存器（2）指针寄存器和变址寄存器：指针寄存器是指堆栈指针寄存器SP和堆栈基址指针寄存器BP，简称为P组。变址寄存器是指源变址寄存器SI和目的变址寄存器DI，简称为I组。它们都是16位寄存器，一般用来存放偏移地址。指针寄存器SP和BP都用来指示存取位于当前堆栈段中的数据所在的地址，但SP和BP在使用上有区别。变址寄存器SI和DI是存放当前数据段的偏移地址的。源操作数的偏移地址放于SI中，所以SI称为源变址寄存器；目的操作数偏移地址存放于DI中，故DI称为目的变址寄存器。2．段寄存器

段寄存器用来存取段地址，再由段寄存器左移4位形成20位的段起始地址，它们通常被称为段基地址或段基址。利用“段加偏移”技术，8086／8088就能寻址1MB存储空间并将其分成为若干个逻辑段，使每个逻辑段的长度为64KB（它由16位的偏移地址限定）。段寄存器都可以被指令直接访问。CS用来存放程序当前使用的代码段的段地址，CPU执行的指令将从代码段取得；SS用来存放堆栈段的段地址，堆栈操作的数据就在堆栈段中；DS用来存放数据段的段地址，一般地说，程序所用的数据就存放在数据段中；ES用来存放附加段的段地址，也用来存放数据，但典型用法是存放处理后的数据。3．标志寄存器8086／8088的16位标志寄存器F只用了其中的9位作标志位，即6个状态标志位，3个控制标志位。状态标志位用来反映算术或逻辑运算后结果的状态，记录CPU的状态特征。这6位是：CF（CarryFlag）进位标志；PF（ParityFlag）奇偶性标志；AF（AuxiliaryCarryFlag）辅助进位标志；ZF（ZeroFlag）零标志；SF（SignFlag）符号标志；OF（OverflowFlag）溢出标志：溢出标志在有符号数进行加法或减法时可能出现。控制标志有3个：DF（DirectionFlag）方向标志；IF（InterruptEnableFlag）中断允许标志：它是控制可屏蔽中断的标志；TF（TrapFlag）跟踪（陷阱）标志。6个状态标志位的状态及其说明

状态标志位用来反映算术或逻辑运算后结果的状态，以记录CPU的状态特征。3个控制标志位的状态及其说明控制标志位用来控制CPU的操作，由程序设置或清除。2.2.38086/8088总线周期的概念一个最基本的总线周期由4个时钟周期组成，习惯上将4个时钟周期分别称为4个状态，即T1、T2、T3与T4这4个状态。8086/8088总线周期序列的示意如下。2.2.4 8086／8088的引脚信号和功能8086和8088的40条引线按功能可分为5类1．地址／数据总线2．地址／状态总线3．控制总线4．电源线和地线5．其他控制线2.38086/8088系统的最小／最大工作方式2.3.1最小方式当MN／MX非接电源电压时，系统就工作于最小模式，它适合于较小规模的应用。2.3.2最大方式当MN／MX非线接地，则系统就工作于最大模式。2.48086／8088的存储器与I/O组织2.4.1存储器组织8086／8088有20条地址线，可寻址1MB的存储空间。存放的信息：8位的字节、1个字和双字。2.4.1存储器组织8086的1MB存储空间实际上分为两个512KB的存储体。高位库和低位库；8086存储器高低位库的连接；2.4.2 存储器的分段存储器的分段是一个重要的概念，深入理解存储器的分段设计是掌握存储器管理技术的一个关键。实际存储器中段的位置如图所示；2.4.3实际地址和逻辑地址实际地址是指CPU对存储器进行访问时实际 寻址所使用的地址；对8086／8088来说是 用20位二进制数或5位十六进制数表示的 地址。2.4.3实际地址和逻辑地址逻辑地址是由程序和指令表示的一种地址，包括两部分：段地址和偏移地址。对8086／8088来说，段地址和偏移地址都用无符号的16位二进制数或4位十六进制数来表示的。2.4.4堆栈8086／8088系统中的堆栈是用段定义语句在存储器中定义的一个堆栈段。8086系统的堆栈及其入栈、出栈操作如图所示。堆栈由SS和SP来寻址。SS给定堆栈段的段地址；SP给定当前栈顶，即指出从堆栈的段基址到栈顶的偏移量。2.4.5“段加偏移”寻址机制允许重定位8086/8088CPU引入了分段技术，微处理器在寻址时是利用段基地址加偏移地址的原理。“段加偏移”寻址机制允许重定位是一种重要的特征。重定位是指一个完整的程序块或数据块可以在存储器所允许的空间内任意浮动，并定位到一个新的可寻址的区域。由于“段加偏移”的寻址机制允许程序和数据不需要做任何修改，就能使它们重定位，这就给应用带来很大方便。2.4.6 I/O组织

8086/8088CPU用地址线的低16位来寻址8位I/O端口地址，因此可访问的8位I/O端口有216=65536个。由于用16位地址线对8位I/O端口寻址，所以，无需对I/O端口的64KB寻址空间进行分段。8086/8088及其存储器与I/O组织是构建微机系统的基础知识。8086/8088CPU用地址线的低16位来寻址8位I/O端口地址，因此可访问的8位I/O端口有216=65536个。2.580x86系列微处理器学习Intel80x86系列微处理器的技术发展时，应把握CPU内部功能结构的进化及其主要技术特征。其中，最重要的几个关键技术是80286首次引入的虚拟存储管理，80386的存储器分段与分页管理，80486的5级流水线，以及Pentium的双流水线等技术。2.5.180286微处理器80286是一个超级16位微处理器。80286的主要性能特点是首次实现虚拟存储管理，可以在实地址与保护虚地址两种方式下访问存储器。2.5.280386微处理器80386是第一个全32位微处理器，简称I-32系统结构；80386在32位高性能微处理器的存储器管理技术中具有典型的意义。有关80386存储管理与虚拟存储器等技术将在第5章存储器系统中讨论。80386内部组成部件相互连接的示意如图所示；80386内部的6个单元都能各自独立操作，也能与其他部件并行工作。2.5.380486微处理器80486是第二代32位微处理器。80486采取的主要技术改进使它实现了5级指令流水线操作功能。2.6Pentium微处理器1.Pentium的体系结构首次引入U、V双流水线2.Pentium体系结构的技术特点1）超标量流水线超标量流水线（Superscalar）设计是Pentium处理器技术的核心。它由U与V两条指令流水线构成。这种流水线结构允许Pentium在单个时钟周期内执行两条整数指令。2）独立的指令Cache和数据Cache80486片内有8KBcache；Pentium片内则有2个8KBcache，即双路cache结构如图所示。指令和数据分别使用不同的cache，使Pentium的性能大大超过80486微处理器。2.Pentium体系结构的技术特点3）重新设计的浮点单元Pentium的浮点单元可执行8级流水，使每个时钟周期能完成一个浮点操作（某些情况下可以完成两个）。浮点单元流水线的前4个步骤与整数流水线相同，后4个步骤的前两步为二级浮点操作，后两步为四舍五入及写结果、出错报告。

4）分支预测Pentium提供了一个称为分支（或转移）目标缓冲器BTB（BranchTargetBuffer）的小Cache来动态地预测程序分支，当一条指令导致程序分支时，BTB将记忆下这条指令和分支目标的地址，并用这些信息预测这条指令再次产生分支时的路径，预先从此处预取，保证流水线的指令预取步骤不会空置。2.7Pentium系列及相关技术的发展Intel自推出第5代微处理器Pentium和增强型PentiumPro之后，于1996年底推出了具有多媒体专用指令集的MMXCPU，于1997年5月推出了更高性能的PentiumⅡCPU，1999年又推出PentiumⅢCPU，并于2000年以后相继推出了Pentium4及Pentium4后系列CPU产品。2.7.1 PentiumⅡ微处理器PentiumⅡ采用了双独立总线结构（即二级高速缓存总线和处理器-主内存系统总线）的技术。高带宽总线技术和高处理性能是PⅡ处理器的两个重要特点。同时，它还保留了原有PentiumPro处理器优秀的32位性能，并融合了MMX技术。PⅡ还采用动态执行的随机推测设计来增强其功能；其虚拟地址空间达到64TB，而物理地址空间达到64GB；其片内还集成了协处理器，并采用了超标量流水线结构。PⅡ处理器与主板的连接首次采用了Slot1接口标准。2.7.2PentiumⅢ（PⅢ或奔腾Ⅲ）PⅢ处理器具有片内32KB非锁定一级高速缓存和512KB非锁定二级高速缓存，可访问4GB～64GB内存（双处理器）。它使处理器对高速缓存和主存的存取操作以及内存管理更趋合理，能有效地对大于L2缓存的数据进行处理。为了进一步提高CPU处理数据的功能，PⅢ增加了“流式单指令多数据扩展”（StreamingSIMDExtertion，SSE）新指令集。新增加的70条SSE指令分成3组不同类型的指令：8条内存连续数据流优化处理指令，提高CPU处理连续数据流的效率；50条单指令多数据浮点运算指令，提高了浮点数据处理的速度；12条新的多媒体指令：采用改进的算法，进一步提升视频处理、图片处理的质量。PⅢ处理器另一个特点是它具有处理器序列号。PⅢ的应用领域十分广阔，特别是在多媒体与因特网技术应用方面，更有其突出的优势。2.7.3Pentium4微处理器简介

1．Pentium4简介Intel最初于2000年8月推出的Pentium4是IA-32结构微处理器的增强版，也是第1个基于Intel“NetBurst”微结构的处理器。P4继承了IA-32结构中的系统寄存器和数据结构，其存储器管理与80386基本相同，也采用了分段与分页两级管理。IntelPentium4系列以后（简称Pentium4后）CPU产品是PentiumD～Core2。2．Pentium4的内部功能结构框图Intel为Pentium4CPU设计了多种类型的内部结构。3．Pentium4的主要技术特点Pentium4作为Intel第七代处理器，其主要技术特点如下：（1）流水线深度由Pentium的14级提高到20级，使指令的运算速度成倍增长，并为设计更高主频和更好性能的微处理器提供了技术准备。（2）采用高级动态执行引擎，为执行单元动态地提供执行指令，提高了执行单元的效率。（3）采用执行跟踪技术跟踪指令的执行，减少了由于分支预测失效而带来的指令恢复时间，提高了指令执行速度。（4）增强的浮点/多媒体引擎，128位浮点装载、存储、执行单元，大大提升了浮点运算和多媒体信息处理能力。（5）超高速的系统总线，使其在音频、视频和3D等多媒体应用方面获得更好的表现。此外，P4还引入了其他一些相关技术。如：快速执行引擎（rapidexecutionengine）及双倍算术逻辑单元架构（doublepumpedALU）；4倍爆发式总线（quadpumpedbus）；SSE2（streamingSIMDextensions2）指令集；指令跟踪缓存（tracecache），它是P4在结构性能方面的一个大的改进技术。2.7.4Pentium4系列CPU的主要性能指标1．CPU的频率CPU的频率有主频、外频与倍频系数之分。主频也叫时钟频率或工作频率，单位是MHz（或GHz），用来表示CPU的运算、处理数据的速度。主频＝外频×倍频系数。通常所说的CPU频率，一般是指CPU的主频。外频是CPU的基准频率或外部时钟频率，单位是MHz。外频决定着整块主板的运行速度。倍频系数是指CPU主频与外频之间相差的倍数。在相同的外频下，倍频越高则CPU的频率也越高。2．前端总线频率前端总线（FrontSideBus，FSB）频率（即总线频率）是直接影响CPU与内存之间数据交换速度的。由于数据带宽＝（总线频率×数据位宽）/8，所以数据传输最大带宽取决于传输的数据宽度和总线频率。前端总线频率反映的是CPU和北桥芯片间总线的速度，即表示CPU和外界数据传输的速度。2.7.4Pentium4系列CPU的主要性能指标3．缓存缓存是指可以与CPU进行高速数据交换的存储器，它先于内存与CPU交换数据，因而速度很快。CPU缓存是位于CPU与内存之间的临时存储器，都采用静态RAM芯片，其容量比内存小，但速度却很高。L1

Cache（一级缓存）是CPU第一层高速缓存，位于CPU内核的旁边，分为数据缓存（DataCache，D-Cache）和指令缓存（InstructionCache，I-Cache）。L2

Cache（二级缓存）是CPU的第二层高速缓存，L2高速缓存容量也会影响CPU的性能，原则是越大越好。L3

Cache（三级缓存），早期的是外置，现均为内置。L3缓存可以进一步降低内存延迟，同时提升大数据量计算时处理器的性能。2.7.4Pentium4系列CPU的主要性能指标4．CPU内核和I/O工作电压从PentiumCPU开始，CPU的工作电压分为内核电压和I/O电压两种，通常CPU的核心电压小于或等于I/O电压。5．制程工艺制程工艺的微米是指IC内电路与电路之间的距离。制程工艺的趋势是向密集度愈高的方向发展。曾有180nm、130nm、90nm、65nm、45nm，到2010年制程工艺已达32nm。6．超流水线与超标量超标量是通过内置多条流水线来同时执行多个处理器，其实质是以空间换取时间；而超流水线是通过细化流水、提高主频，使得在一个机器周期内完成一个甚至多个操作，其实质是以时间换取空间。2.8多处理器计算机系统概述

2.8.1多处理器系统的基本概念1.多处理器系统的基本分类多处理器系统根据其利用处理器的方式可分为：非对称方式；对称方式。非对称多处理（AsymmetricMultiProcessing，非对称多处理）系统：：在一个多机系统中，各个处理器能同等地使用和管理系统中的所用资源，但分别处理专门的任务；而在处理任务时，各个处理器访问与控制内存或外设的权限与时间都不相等。对称多处理系统也称为SMP（SymmetricMultiProcessing，对称多处理）系统：在一个多机系统中，将多个处理器放进一个机箱中，而这些处理器运行支持SMP的操作系统，即将工作负荷分发给多个处理器处理，各个处理器共享内存和磁盘I/O等系统资源，且每一个CPU的处理能力完全等同。2.8.1多处理器系统的基本概念

2.多处理器系统与并行处理按并行处理的结构与方式不同，还可将多处理器系统细分为以下几种类别。1）基本群集2)SMP群集在群集中支持SMP或并行处理要求特殊的操作系统或者OS扩展。Beowulf是群集之一，它被形容为“一种可以用于并行计算的多计算机体系结构”。采用Beowulf策略，可以用较多的处理器和较少的时间，来取代原本需要用较少的处理器和较多时间进行的计算。3)大规模并行处理系统大规模并行处理系统（MassivelyParallelProcessing，MPP）系统也称为“松耦合的（looselycoupled）”或者“无任何共享”的系统。这是真正超级计算机类的系统，它通常专用于在多个处理器中快速运行单个任务。MPP系统的特性是：有很多处理器，每个处理器都有用于自己的操作系统和内存，可以同时处理同一个程序的不同部分。2.8.2多处理器系统的特点

１．多处理器系统与并行处理系统是有区别的多处理器系统简称多机系统。从概念上来说，多机系统是比并行系统更广义的一个系统概念，即：一个并行处理系统一定是一个多机系统，但一个多机系统却并不一定是一个并行处理系统。２．并行计算机与SMP系统的应用各有侧重并行计算机不仅适合于科学计算，也适合于事务处理。但ＳＭＰ系统只适合于事务处理。2.8.2多处理器系统的特点

３．单机与多机系统的性能比较单机与多机系统的性能优劣将根据条件的不同而有所变化。４．在多处理器系统中单靠增加CPU个数并不可能获得线性的性能改善如果当前多机系统中的内存与I/O带宽足够大，而CPU的处理能力是整个系统的瓶颈，则增加CPU数目将会提高系统的整体效率。并且，它对某些特定的应用问题，会使性能获得线性增长，而对一般问题，性能虽然可以得到一些提高，但不是线性增长。如果向一个内存受限或I/O受限的系统中增加CPU，则不会明显改进多机系统的整体性能。这时，应该增加I/O能力（如扩展I/O通道、增加磁盘个数等）和内存容量，以消除系统增长的瓶颈，然后再增加CPU个数，这样才可能提高多机的整体性能。2.8.3多机系统的基本组成

１．硬件体系结构多处理机体系结构从存储器系统组成上看，可分为共享存储和分布式存储两种结构类型。它们的应用范围各有所侧重，共享存储结构主要解决通信网络带宽、Cache一致性与处理机之间相互中断等方面的技术，而分布式存储结构主要解决通信带宽以及快速的消息传递机制。２．系统软件组成就软件的层次结构而言，多机系统与传统单机系统完全类似，都包括了操作系统核心、底层函数库、实用程序、语言编程环境、图形用户界面、应用系统支撑环境与应用程序等几个部分。2.9嵌入式计算机系统的应用与发展嵌入式计算机系统的应用已非常普遍，并成为计算机的一种重要应用方式。2.9.1嵌入式计算机系统概述嵌入式计算机系统简称为嵌入式系统（embeddedsystem），它实际上是计算机系统的一个专门应用领域。1.嵌入式系统的组成嵌入式系统由嵌入式处理器、嵌入式外设、嵌入式操作系统和嵌入式应用系统4部分组成。1）嵌入式处理器嵌入式处理器和通用处理器有着相同的基本组成与工作原理，其最大的区别在于它的专用性特点。嵌入式处理器主要有4类：嵌入式微处理器EMPU（embeddedmicroprocessorunit）、嵌入式微控制器EMCU（embeddedmicrocontrollerunit）、嵌入式DSP处理器（embeddeddigitalsignalprocessor）和嵌入式片上系统ESOC（embeddedsystemonchip）。2.9.1 嵌入式计算机系统概述

2）嵌入式外设嵌入式外设是指除嵌入式处理器以外用于完成存储、通信、保护、测试、显示等功能的其他部件。它们可分为3类：一是存储器类型，如RAM、SRAM、DRAM、ROM、EPROM、EEPROM与FLASH等；二是接口类型，如RS-232串口、IRDA（红外线接口）、SPI（串行外设接口）、USB（通用串行接口）、Ethernet（以太接口）和普通接口；三是显示类型，如CRT、LCD和触摸屏等。3）嵌入式操作系统在大型嵌入式应用中，嵌入式操作系统类似于通用PC操作系统具有复杂的功能，以便能完成诸如存储器管理、中断处理、任务间通信和定时以及多任务处理等功能。4）嵌入式应用系统嵌入式应用系统是基于本系统的硬件平台特点并结合其应用需要而开发的专用计算机软件。有些大型应用系统需要嵌入式操作系统的支持。2．嵌入式系统的特点

嵌入式系统是针对特定应用领域需要而开发的应用系统，所以它有着不同于通用型计算机系统的一些特点。（1）嵌入式系统是一个将计算机技术、半导体技术与电子技术紧密结合起来的技术密集、高度分散、不断创新的集成系统，它需要资金、技术与人才的大力支持。（2）嵌入式系统通常是面向特定应用领域开发的，一般要求系统体积小、能耗低、成本低、专业化程度高。（3）嵌入式系统必须紧密结合专门应用的需求，其系统升级也应同具体产品的换代同步更新。一般应保持系统有较长的生命周期。（4）为了系统的高效与可靠运行，嵌入式系统软件一般都固化在内存或处理器芯片内部，而不是存储在外存载体中。（5）嵌入式系统本身不具备自举开发能力，系统设计完成后，通常不能任意修改程序，而必须有一套专用开发工具和环境才能进行再开发。2.9.2 嵌入式计算机体系结构的发展

计算机的体系结构是随着芯片集成度的提高而发展的。提高芯片集成度有3个途径：一是缩小晶体管的特征尺寸；二是扩大芯片面积，或者研制多维（如三维或四维）芯片；三是研究并设计规则的芯片体系结构。芯片的制造技术，正在从微电子技术进入钠米技术时代。在最近几年内，计算机的体系结构将仍然主要是传统计算的MPP体系结构；但是到2010年以后，计算机的体系结构将逐步向自主计算的MPP体系结构转化；而再过若干年之后，计算机的体系结构将进一步向自然计算的MPP体系结构发展，例如仿生计算的体系结构。目前计算机体系结构主要有3种基本类型。其中，第1种类型是SIMD体系结构。第2种类型是基于数据流计算的MPP体系结构，它的处理部件不是处理器，而是ASIC电路。没有指令流，而是数据流。第3种类型是基于指令流计算的MPP体系结构。2.9.3自主计算的MPP体系结构

自主计算涉及到细胞元计算、模糊计算、神经元计算与进化计算等领域。其中，模糊计算是将现在的确定计算扩展到了不确定的计算范畴。关于细胞元计算体系结构，人们正在试图通过只有局部的细胞元体系结构，来克服纳米技术带来的实现难点。2.9.4自然计算的MPP体系结构自然计算的MPP体系结构是未来嵌入式系统结构的发展方向。预计在2010年以后，将逐步向10ns到1ns纳电子时代迈进。自然计算除了自主计算之外，还包括化学计算（DNAComputing）与量子计算（QuantumComputing）等领域。实现自然计算的MPP体系结构有着诱人的前景，但其技术难度也有待于突破。本章小结

微处理器的设计有CISC与RISC两种基本架构。深入理解16位微处理器8086的内部结构及其工作原理，是掌握微机工作原理的基础和关键。Intel系列高档微处理器内部的复杂结构及其工作原理，都是在8086CPU的结构基础上逐步分解结构和细化流水