数字电子技术（第五版） 课件 第3章

第3章组合逻辑电路3.1组合逻辑电路的分析方法和设计方法3.2编码器3.3译码器3.4数据选择器和数据分配器3.5数字比较器3.6算术运算电路图3.1是利用74LS148编码器监控8个房间的防盗报警编码电路，若8个房间任何一个有异常情况，其传感器便输出一个零电平到编码器的输入端，编码器输出3位二进制代码到微处理器89C51。图3.174LS148微处理器报警编码电路

3.1组合逻辑电路的分析方法和设计方法

3.1.1组合逻辑电路的分析方法

例1分析如图3.2所示组合逻辑电路的功能。

解（1）写出逻辑表达式：图3.3例2的逻辑电路（2）化简：

（3）列真值表:如表3.1所示。

由表3.1可知，当输入A、B、C中1的个数小于2时，输出Y为1；否则为0。例2分析如图3.3所示组合逻辑电路的功能。图3.3例2的逻辑电路

解(1)写出如下逻辑表达式:

(2)化简：

（３）确定逻辑功能:从逻辑表达式可以看出，电路具有“异或”功能。3.1.2组合逻辑电路的设计方法

例3有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。设计两个教室是否开灯的逻辑控制电路，要求如下：

(1)一个班学生上自习，开小教室的灯。

(2)两个班上自习，开大教室的灯。

(3)三个班上自习，两教室均开灯。解（１）确定输入、输出变量的个数:根据电路要求，设输入变量Ａ、Ｂ、Ｃ分别表示三个班学生是否上自习,１

表示上自习,０表示不上自习；输出变量Ｙ、Ｇ分别表示大

教室、小教室的灯是否亮,１表示亮,０表示灭。（２）列真值表：如表3.2所示。

（３）化简:利用卡诺图化简,如图3.4所示可得图3.4例3的卡诺图（４）画逻辑图:逻辑电路图如图3.5(a)所示。若要求用TTL与非门，实现该设计电路的设计步骤如下：首先,将化简后的与或逻辑表达式转换为与非形式；然后再画出如图３.5(b)所示的逻辑图；最后，画出用与非门实现的组合逻辑电路。图3.5例3的逻辑图(a)直接实现；(b)用与非门实现

(5)选择元器件：直接实现电路选用附录常用数字集成电路一览表中的74LS08四-2输入与门、74LS32四-2输入或门、74LS86四-2输入异或门各1个芯片。选用与非门实现电路，需要74LS00四-2输入与非门1片，74LS10三-3输入与非门2

片、74LS20二-4输入与非门1片、74LS04反相器1片。

3.2编码器

3.2.1编码器

1.二进制编码器

任何时刻只能对其中一个输入信息进行编码,即输入的N个信号是互相排斥的,它属于普通编码器。若编码器输入为四个信号，输出为两位代码，则称为4线-2线编码器（或４/２线编码器）。常见的编码器有8线-3线，16线-4线等等。例4设计一个4线-2线的编码器。

解（１）确定输入、输出变量个数:由题意知输入为

I0、I1、I2、I3四个信息，输出为Y0、Y1，当对Ii编码时为1，不编码为0，并依此按Ii下角标的值与Y0、Y1二进制代码的值相对应进行编码。（２）列编码表：如表3.3所示。

（３）化简:

Y０＝I１＋I３

Y１＝I２＋I３

（４）画编码器电路如图３.6所示。

(5)选择元器件：选用一片74LS32四-2输入或门实现。

2.非二进制编码器(以二-十进制编码器为例)

二-十进制编码器是指用四位二进制代码表示一位十进制数的编码电路，也称１0线-４线编码器。四位二进制代码共有16种组合状态，而0～9共10个数字只用其中10个状态，

所以二-十进制编码方案很多。最常见是8421BCD码编码器，如图3.7所示。其中,输入信号I0～I9代表0～9共10个十进制信号，输出信号Y0～Y3为相应二进制代码。图3.7二-十进制编码器

由图3.7可以写出各输出逻辑函数式为:根据逻辑函数式列出功能表如表3.4所示。从表3.4可看出，当有一个输入端信号为高电平时，四个输出端二进制代码的值为输入信号下角标的值,这是一个二-十进制编码器电路。例如,I5有信号输入为“1”，而其他输入均为“0”时，则输出编码为Y3Y2Y1Y0=0101，对应十进制数为5。

3.优先编码器

例5电话室有三种电话，按由高到低优先级排序依次

是火警电话，急救电话，工作电话，要求电话编码依次为00、01、10。试设计电话编码控制电路。解

（１）根据题意知，同一时间电话室只能处理一部电话，假如用A、B、C分别代表火警、急救、工作三种电话，设电话铃响用1表示，铃没响用0表示。当优先级别高

的信号有效时，低级别的则不起作用，这时用×表示；用

Y1,Y2表示输出编码。（２）列真值表:真值表如表３.5所示。

（３）写逻辑表达式：

（４）画优先编码器逻辑图如图3.8所示。

(5)选择元件型号：选用74LS04六反相器和74LS08四-2输入与非门各1片来实现。图3.8例5的优先编码逻辑图3.2.2集成编码器

1.优先编码器74LS148

74LS148是8线-3线优先编码器,如图3.9所示。图中,I0～I7为输入信号端,S是使能输入端,Y0～Y2是三个输出端,YS和YEX是用于扩展功能的输出端。74LS148的功能如表3.6所示。图3.974LS148优先编码器（a）符号图；(b)管脚图

2.优先编码器74LS148的扩展

用74LS148优先编码器可以多级连接进行扩展功能,如用两块74LS148可以扩展成为一个16线-4线优先编码器,如图3.10所示。图3.1016线-4线优先编码器

3.优先编码器74LS148的应用

74LS148编码器的应用是非常广泛的。例如，常用的计算机键盘，其内部就是一个字符编码器。它将键盘上的大、小写英文字母和数字及符号还包括一些功能键（回车、空格）等编成一系列的七位二进制数码，送到计算机的中央处理单元CPU，然后再进行处理、存储、输出到显示器或打印机上。还可以用74LS148编码器监控炉罐的温度，若其中任何一个炉温超过标准温度或低于标准温度，则检测传感器输出一个0电平到74LS148编码器的输入端，编码器编码后输出三位二进制代码到微处理器进行控制。

3.3译码器

3.3.1概述

发光二极管译码器，液晶显示译码器;按显示内容分为文字、数字、符号译码器。

如图3.11所示为2线-4线译码器。图3.112线-4线译码器其中,A、B为两位输入二进制代码,Y0～Y3为四个输出信号。其输出逻辑表达式为：当改变输入A、B的状态，可得出相应的结果，如表

3.7所示。从表中可看出，每一个输出对应一种输入状态的

组合，因为它有两个输入,四个输出,故简称2线-4线译码器

(或2/4线译码器)。3.3.2集成译码器

1.二进制译码器（变量译码器）

变量译码器种类很多。常用的有：TTL系列中的54/74H138、54/74LS138；CMOS系列中的54/74HC138、54/74HCT138等。图3.12所示为74LS138的符号图和管脚

图，其逻辑功能表如表3.8所示。图3.1274LS138的符号图和管脚图(a)符号图;(b)管脚图

2.非二进制译码器

非二进制译码器种类很多,其中二-十进制译码器应用较

广泛。二-十进制译码器常用型号有:TTL系列的54/7442、54/74LS42和CMOS系列中的54/74HC42、54/74HCT42等。图3.13所示为74LS42的符号图和管脚图。该译码器有A0～A3四个输入端,Y0～Y9共10个输出端,简称4线-10线译码器。74LS42的逻辑功能表如表3.9所示。图3.1374LS42二-十进制译码器(a)符号图;（b）管脚图

3.显示译码器

1)显示器件

数码显示器按显示方式有分段式、字形重叠式、点阵式。其中，七段显示器应用最普遍。图3.14(a)所示的半导体发光二极管显示器是数字电路中使用最多的显示器，它有共阳极和共阴极两种接法。共阳极接法(图3.14(c))是各发光二极管阳极相接，对应极接低电平时亮。图3.14(b)所示为发光二极管的共阴极接法，共阴极接法

是各发光二极管的阴极相接，对应极接高电平时亮。因此，利用不同发光段组合能显示出0～9共10个数字，如图3.15所示。为了使数码管能将数码所代表的数显示出来，必须将数码经译码器译出；然后，经驱动器点亮对应的段,即对应于一组数码译码器应有确定的几个输出端有信号输出。图3.14半导体显示器（a）管脚排列图;(b)共阴极接线图;(c)共阳级接线图图3.15七段数字显示器发光段组合图

2）集成电路74LS48

如图3.16为显示译码器74LS48的管脚排列图，表3.10所

示为74LS48的逻辑功能表，它有三个辅助控制端LT、IBR、IB/YBR。图3.1674LS48的管脚排列图(a)符号图；(b)管脚图3.3.3译码器的应用

1.实现逻辑函数

例6用一个3线-8线译码器实现函数

解如表3.8所示，当E1接+5V，E2A和E2B接地时，得

到对应各输入端的输出Y：若将输入变量A、B、C分别代替A2、A1、A0,则可得到函数Y

可见，用3线-8线译码器再加一个与非门就可实现函数Y，其逻辑图如图3.17所示。图3.17例6的逻辑图例7用两片74LS138实现一个4线-16线译码器。

解利用译码器的使能端作为高位输入端A3，如图3.18

所示。由表3.8可知，当A3=0时,低位片74LS138工作，对

输入A2、A1、A0进行译码，还原出Y0～Y7,则高位禁止工作；当A3=1时，高位片74LS138工作，还原出Y8～Y15，而低位片禁止工作。图3.18例7的连接图

3.4数据选择器和数据分配器

3.4.1数据选择器

数据选择器按要求从多路输入选择一路输出，根据输入端的个数分为四选一、八选一等等。其功能相当于如图3.19所示的单刀多掷开关。图3.19数据选择器示意图如图3.20所示是四选一选择器的逻辑图和符号图。其

中,A1、A0为控制数据准确传送的地址输入信号,D0～D3

为

供选择的电路并行输入信号,E为选通端或使能端，低电平

有效。当E=1时，选择器不工作，禁止数据输入。图3.20四选一数据选择器(a)逻辑图;(b)符号图由图3.20可写出四选一数据选择器输出逻辑表达式

由逻辑表达式可列出功能表如表3.11所示。

1.集成数据选择器电路

74LS151是一种典型的集成电路数据选择器。如图3.21所示是74LS151的管脚排列图。它有三个地址端A2A1A0。可选择D0～D7八个数据，具有两个互补输出端W和Ｗ。其功能如表3.12所示。图3.2174LS151数据选择器（a）符号图;(b)管脚图

2.数据选择器的扩展

例8用两片74LS151连接成一个十六选一的数据选择器。解十六选一的数据选择器的地址输入端有四位，最高位A3的输入可以由两片八选一数据选择器的使能端接非门来

实现，低三位地址输入端由两片74LS151的地址输入端相连

而成，连接图如图3.22所示。当A3=0时,由表3.12知,低位片74LS151工作,根据地址控制信号A3A2A1A0选择数据D0～D7输出；A3=1时,高位片工作,选择数据D8～D15

进行输出。图3.22例8的连接图

3.数据选择器的应用

例9试用八选一数据选择器74LS151产生逻辑函数

解把逻辑函数变换成最小项表达式：八选一数据选择器的输出逻辑函数表达式为若将式中A2、A1、A0用A、B、C来代替,D0=D1=D3=D6=1,D2=D4=D5=D7=0，画出该逻辑函数的逻辑图，如图3.23所示。图3.23例9的逻辑图例10用数据选择器实现一个路灯的控制电路，要求在三个不同的地方都能独立控制路灯的亮灭。

解(1)确定输入、输出状态。根据电路要求，设输入变量A、B、C分别表示三个路灯控制开关，1表示开关动作，0表示开关没有动作。输出变量Y表示路灯，1表示亮，0表示灭。

(2)列真值表。根据题目要求，三个地方都可控制路灯的亮灭。灯亮时任何一个开关动作可灯灭，灯灭时任何一个开关动作灯亮。路灯与开关之间关系如表3.13。

(3)写逻辑表达式

(4)用八选一数据选择器实现电路如图3.24所示。

D1=D2=D4=D7=1

D0=D3=D5=D6=0图3.24例10的逻辑图3.4.2数据分配器

数据分配器是数据选择器的逆过程,即将一路输入变为多路输出的电路。数据分配器的示意图如图3.25所示。图3.25数据分配器的示意图根据输出的个数不同，数据分配器可分为四路分配器、八路分配器等。数据分配器实际上是译码器的特殊应用。图3.26所示是用74LS138译码器作为数据分配器的逻辑原理图，其中译码器的E1作为使能端，E2B接低电平,输入A0～A2作为地址端,E2A作为数据输入，从Y0～Y7分别得到相应的输出。图3.26用74LS138作为数据分配器3.5数字比较器

3.5.1数字比较器的定义及功能

设计比较两个一位二进制数A和B大小的数字电路，输

入变量是两个比较数Ａ和Ｂ，输出变量YA＞B、YA＜B、YA＝B

分别表示A＞B、A＜B和A＝B三种比较结果，其真值表如表3.14所示。根据真值表写出逻辑表达式：由逻辑表达式画出逻辑图如图3.27所示。图3.27一位数据比较器3.5.2集成数字比较器

1.集成数字比较器74LS85

集成数字比较器74LS85是四位数字比较器，其管脚排列图如图3.28所示。A、B为数据输入端；它有三个级联输入端：IA＜B、IA＞B、IA＝B，表示低四位比较的结果输入；它有三个级联输出端：FA＜B、FA＞B、FA＝B，表示末级比较结果的输出。图3.2874LS85管脚排列图其功能表如表3.15所示。从表中可以看出，若比较两个四位二进制数A（A3A2A1A0）和B（B3B2B1B0）的大小，从最

高位开始进行比较，如果A3>B3，则A一定大于B;反之,若A3<B3，则一定有A小于B；若A3＝B3，则比较次高位A2和

B2,依此类推直到比较到最低位，若各位均相等，则A=B。

2.数字比较器的扩展

74LS85数字比较器的级联输入端IA＞B、IA＜B、IA＝B

是为了扩大比较器功能设置的,当不需要扩大比较位数时,IA＞B、

IA＜B接低电平,IA＝B接高电平；若需要扩大比较器的位数时,

只要将低位的FA＞B、FA＜B和FA＝B分别接高位相应的串接输入端IA＞B、IA＜B、IA＝B即可。用两片74LS85组成八位数字比较器的电路如图3.2９所示。图3.29两片74LS85扩展连接图3.6算术运算电路

3.6.1半加器

设计一位二进制半加器,输入变量有两个，分别为加数

A和被加数B；输出也有两个，分别为和数S和进位C。列真值表如表3.16所示。由真值表写逻辑表达式：

画出逻辑图如图3.30所示，它是由异或门和与门组成的，也可以用与非门实现。图3.30半加器(a)逻辑图；(b)逻辑符号3.6.2全加器

设计一个全加器，其中，Ａi

和Ｂi分别是被加数和加数，Ｃi－1为相邻低位的进位，Ｓi为本位的和，Ｃi为本位的进位。全加器的真值表如表3.17所示。由真值表写出逻辑表达式图3.31是全加器的逻辑图和逻辑符号。在图3.31(b)的逻

辑符号中，CI是进位输入端，CO是进位输出端。图3.31全加器（a）逻辑图;（b）逻辑符号3.6.3多位加法器

多位数相加时，要考虑进位,进位的方式有串行进位和超前进位两种。可以采用全加器并行相加串行进位的方式来完成，图3.32是一个四位串行进位加法器。由图可以看出多位加法器是将低位全加器的进位输出CO接到高位的进位输入CI。图3.32四位串行进位加法器3.7组合逻辑电路中的竞争与冒险现象

1.产生竞争和冒险的