电工学(少学时)唐介第13章时序逻辑电路

第13章时序逻辑电路13.1

基本双稳态触发器13.2

钟控双稳态触发器13.3

寄存器13.4

计数器本章要求1.掌握基本R－S

触发器的逻辑功能。

2.掌握钟控R－S

触发器、J－K

触发器、D

触发器和T触发器的逻辑功能及触发方式。

3.了解数码寄存器和移位寄存器的工作原理。

4.掌握二进制计数器和十进制计数器以及任意进制计数器的工作原理。

◆含有双稳态触发器的逻辑电路称为时序逻辑电路，简称时序电路。◆

触发器：具有记忆能力的基本单元电路。

◆触发器分类：●按逻辑功能分类：

R-S

触发器、J-K

触发器、

D

触发器、T

触发器……●

按触发方式分类：电平触发、主从触发、边沿触发……●

按输出状态分类：双稳态触发器、单稳态触发器无稳态触发器。基本R-S触发器13.1基本双稳态触发器输出端输入端逻辑状态相反触发器的状态：Q=1Q=0Q=1Q=0◆规定:Q端的状态为触发器的状态。2&QQRS&1111001RSQnQn+11101100001010101→0→1010011Qn→1→02&QQRS&1→1100110→0001001→1RSQnQn+11101100001010101Qn0→111→002&QQRS&1→1→011RSQnQn+11101100001010101Qn001101101→1100

1102&QQRS&1→1→00011相等了！RSQnQn+11101100001010101Qn01破坏了逻辑状态！不定011

0→1

→12&QQRS&1低电平有效!直接置0

端直接复位端直接置1

端直接置位端RSQn+111Qn01010100不定真值表2&QQRS&1SetReset两输出同不定状态两输出同逻辑符号SRQQRSQ11101初始状态Q010001011010011不定不定11翻转[例题]根据输入波形画出输出波形。(Q初态为“1”）13.2钟控双稳态触发器一.R－S

触发器1.电路结构：2&QQ&1RDSD时钟脉冲4&&3SRCP

R-S

触发器电路2.逻辑功能(a)

CP=0

时:011导引门3、4被封锁。触发器保持原态：

Qn+1=Qn2&QQ&14&&3SRCPR’S’1(b)

CP=1

时:导引门3、4打开，接收R、S

的信号。RSQn+1000110110011Qn100

1101011

00101100112&QQ&14&&3SRCPR’S’不定高电平有效!RDSD设置初态为1设置初态为03.

触发方式▲CP高电平有效：▲CP低电平有效：SDQQRSCRDSRCP(a)高电平触发(b)低电平触发高电平触发低电平触发真值表RSQn+100Qn01110011不定SDQQRSCRDSRCP

电平触发R－S触发器的逻辑符号[例13.2.1]已知高电平触发R－S

触发器的CP、R、S波形，且Qn＝0，画出其Q

端的输出波形。RSCP1234Q空翻[解]例:逻辑电路如图所示,当A=“1”，RD=SD=“1”，R=“0”时，CP脉冲来到后RS触发器（）。(a)置“0”(b)置“1”(c)保持原状态

≥1ASCRDRSDQQ二.J－K触发器1.电路结构CPSD主触发器JKRD主触发器：S=JQnR=KQnSCRQQSCR从触发器主触发器打开从触发器关闭1Q’Q’0CPSD主触发器JKRDSCRQQSCR从触发器主触发器关闭从触发器打开=Q’1002.逻辑功能JKQn+100011011Qn01010001011000110

CPSD主触发器JKRDSCRQQSCR从触发器Q’Q’110011

010100

CPSD主触发器JKRDSCRQQSCR从触发器Q’Q’JKQn+100Qn01

010112.逻辑功能0010CPSD主触发器JKRDSCRQQSCR从触发器Q’Q’10JKQn+100Qn01

0101112.逻辑功能111

01100

1010JKQn+100Qn01

010

111CPSD主触发器JKRDSCRQQSCR从触发器Q’Q’2.逻辑功能111

01

01010

01CPSD主触发器JKRDSCRQQSCR从触发器Q’Q’QnJKQn+100Qn010101112.逻辑功能●

后沿主从触发●

前沿主从触发3.触发方式●

CP=1（或

0）时主触发器接收信号，从触发器关闭；●

CP=0（或

1）时主触发器关闭，从触发器接收主触发器的信号；

——主从触发。JKQn+100Qn01010111

Qn真值表CPSDQQKJCRDJKCPQQSDKJCRDJKCP前沿处，主触发器接收信号后沿处，从触发器接收信号(a)后沿主从触发(b)前沿主从触发前沿处，从触发器接收信号后沿处，主触发器接收信号

主从触发J－K触发器的逻辑符号例：后沿主从触发的JK触发器，已知CP、J、K波形，且Qn＝0。画出触发器的

Q端波形。CJKQ下降沿触发翻转SDQQKJCRDJKCP[例题]已知

CP的波形，且

J=1，K=1，Qn＝0

。画出触发器的

Q端波形。CP12345678SDQQKJCRDJKCPQ0翻转时刻？计数状态●累加

1●分频：fi=1000Hzfo=500Hzfifo÷2例:

逻辑电路如图所示，当A=“1”时，脉冲来到后JK

触发器（）。(a)具有计数功能(b)置“0”(c)置“1”

&&123456DSRAB置0维持线置1维持线置0阻塞线置1阻塞线&&&&SDRDCPQQ三.D触发器1.电路结构

D

触发器电路2.逻辑功能:(1)当CP=0

时:0S=R=111门5和门6打开，可接受输入信号DB=DA=DD

=11&34&QDSRAB置0维持线置1维持线置0阻塞线置1阻塞线Q&56&CP&12&SDRD=D门3和门4关闭，11DD110(2)当CP由0变1

时，门3和门4打开，(3)当CP=1

时，输入信号被封锁。则

Q=DS=

DR=D=DD=&34&QDSRAB置0维持线置1维持线置0阻塞线置1阻塞线Q&56&CP&12&SDRD=D(3)当CP=1

时输入信号被封锁门3和门4始终打开，S和R的状态是互补的。如果：

R

=D=0门6被关闭！

D的变化不能传递到S、R端。DD&34&QDSRAB置0维持线置1维持线置0阻塞线置1阻塞线Q&56&CP&12&SDRD1110=10=11=

=0101=0如果

S

=D=0

门4和门5同时被关闭！

D的变化不能传递到S、R端。0==1DD&34&QDSRAB置0维持线置1维持线置0阻塞线置1阻塞线Q&56&CP&12&SDRD11真值表01DQn+101CPQQRDSDDCDCPRDSDDCDCPQQ(a)上升沿触发(b)下升沿触发3.触发方式在跳变沿触发。

边沿触发D触发器的逻辑符号[例]已知上升沿触发D触发器D

端的输入信号波形，且

Qn＝0

，画出触发器的

Q端波形。1234QCPDD的变化对Q无影响[解]例:

逻辑电路如图所示，A=“0”

时，脉冲来到后D触发器（）。(a)具有计数器功能

(b)置“0”(c)置“1”四.T触发器（触发器逻辑功能的转换）真值表T

Qn+1SDQQKJCRDJKCP1.将主从型J－K触发器改接成T触发器TCPJ=K=01——Qn+1=Qn——Qn+1=Qn01QnQnSDQQKJCRDJKCPTCPSDQQTCRDTCP(a)改接方法(b)逻辑符号

J－K触发器改为T

触发器主从触发T

触发器2.将维持阻塞型

D触发器改接成

T触发器边沿触发T

触发器RDSDQQDCDCP=1TCPRDSDQQTCTCP(a)改接方法(b)逻辑符号

D触发器改为T

触发器例:逻辑电路如图所示,各触发器的初始状态为零，已知D，C

的波形,试画出输出的波形。触发器应用举例例：四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。

电路的核心是四D触发器74LS175。它的内部包含了四个D触发器，各输入、输出以字头相区别。CLRD

CPQCLRD

CPQCLRD

CPQCLRD

CPQ1Q1D2Q2DGND4Q4D3Q3DUSC公用清零公用时钟四D触发器74LS175管脚图+5VD1D2D3D4

CLRCP赛前先清零0输出为零发光管不亮CP&1&2&2清零000D1D2D3D4

CLRCP+5V反相端都为11开启CP&1&2&2清零11110D1D2D3D4

CLRCP+5V若有一按钮被按下，比如第一个钮。=00被封这时其它按钮被按下也没反应。0CP&1&2&2清零00001113.3寄存器◆按功能分数码寄存器移位寄存器串行并行◆按存取数码的方式上一页下一节返回用来暂时存放数据或指令,然后根据需要取出数码。寄存器分类：一.数码寄存器DCP一个D触发器组成1位的数码寄存器CP上升沿,Q=DCP高电平、低电平、下降沿，Q均不变RDSDDCPQQQ4Q3Q2Q1&&&&QQDQQDQQDQQDA1A2A3A4RD取数脉冲接收脉冲(CP)四位数码寄存器:111011101110特点：数码从四个存入端同时存入，从四个取出端同时取出。又称并行输入并行输出寄存器。待存数码为11010000寄存指令取出指令数码寄存器由8D集成电路74LS273组成8位二进制数寄存器D3D2D1D0CPQ3Q2Q1Q0RD+5V74LS2731D8D1Q8Q8D寄存器Q4Q5Q6Q7D4D5D6D7CP8位二进制数D7~D0二.移位寄存器

所谓“移位”，就是指寄存的数码可以在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)数码存入端数码取出端用D触发器组成的四位右移寄存器清零1

1

0

11011000010000

10

01

0

1

01

1

0

1CPQ4Q3Q2Q1D4DCRDRDDCDCDCRDRDD3D2D1下一页上一页下一节返回上一节移位脉冲CP1234低高移位清零DCDCDCDCRDRDRDRDQ4Q3Q2Q1D4CP1

000

0

1

001

10

1

◆取数:

令D4=0，再输入4个移位CP脉冲,

1101将从低位到高位按CP节拍由Q1端输出◆串行输入，串行输出。Q4Q3Q2Q1CP012341

10

1→D40000

1

0

1

0D4→D4→D4→D4→

集成电路双向移位寄存器(74LS194,国产CT1194)并行输入数据右移串入数据控制端输出清0端时钟左移串入数据Q4Q3Q2Q1DSRA4A3A2A1DSL

RDS1S0CP74LS194用双向移位寄存器74LS194组成节日彩灯控制电路Q4Q3Q2Q1DSRA4A3A2A1DSL

RDS1S0CP74LS194+5V+5VS1=0,S0=1右移控制Q4Q3Q2Q1DSRA4A3A2A1DSL

RDS1S0CP74LS194+5V1CP1秒Q=0时LED亮清0按键

计数器的功能:

累计输入脉冲的个数；也可以用于定时、分频、产生节拍脉冲等等。

计数器的分类:同步计数器和异步计数器。加法计数器、减法计数器和可逆计数器。用计数器的计数容量(或称模数)来区分各种不同的计数器，如二进制计数器、十进制计数器等等。13.4

计数器8位二进制表示的最大数为:11111111B=16位二进制表示的最大数为:

二进制数所表示数的范围:一、二进制计数器4位二进制表示的最大数为:1111B=0

0

0

00001001000110100010101100111100010011

1

1

10

0

0

0CP

Q3Q2Q1Q001234567891516………二进制加法计数：●

对CP脉冲累加；●

累加15个脉冲需要4个双稳态触发器。●

n

个双稳态触发器能累加(2n－1)个脉冲下一页上一页下一节返回上一节状态表1、异步计数器的分析

有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，故被称为“异步计数器”。例:异步二进制加法计数器异步:各触发器不同时翻转Q0D0Q1D1Q2D2Q0Q1Q2CP计数脉冲Q3TCQ3FF3Q2TCQ2FF2Q1TCQ1FF1Q0TCQ0FF0CPRDT=1分析步骤：首先写出各触发器的翻转条件，了解其触发方式。CPQ3Q2Q1Q0Q3Q2Q1Q00123456789…15160000000100100011010001010110011110001001……111100001111111011011100101110101001100001110110……00001111加法计数减法计数4位二进制加法计数器状态转换表Q0Q1Q2Q314710131516CP00101110010111110000十六分频四分频八分频二分频下一页上一页下一节返回上一节4位二进制加法计数器波形图异步:各触发器不同时翻转,从低位到高位依次翻转

CP的后沿Q0翻转Q0的后沿Q1翻转Q1的后沿Q2翻转Q2的后沿Q3翻转2、同步计数器的分析例.三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CP同步：各触发器都用同一个CP脉冲触发同时翻转电路结构:低位的Q控制高位的J、K，决定其翻转还是不翻转。

JK＝00时，不翻转(保持原状)JK＝11时，翻转JKQn+100Qn01010111QnQ2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲三位二进制同步加法计数器CP分析步骤:1.先列写控制端的逻辑表达式：J2=K2=Q1Q0J1=K1=Q0J0=K0=1Q0：来一个CP，它就翻转一次；Q1：当Q0＝1时，它可翻转一次；Q2：只有当Q1Q0＝11时，它才能翻转一次。2.根据控制端的逻辑表达式分析各输出端的翻转条件：3.画波形或写状态表：二、十进制计数器0000000100100011010001010110011110001001CPQ3Q2Q1Q0012345678910十进制数BCD码0123456789进位0000上一页下一节返回上一节J0＝K0＝11J1＝Q3Q0J2＝K2＝Q1Q0J3＝Q2Q1Q0，K3＝Q00

0

0

0K1＝Q00

1

1

111

11

1

1

1

0

0

000

00

0

0

1

0

0

101

00

0

10