城市轨道交通电工电子技术 第2版 课件 项目十二 时序逻辑电路

项目十二时序逻辑电路课题一时序逻辑电路的分析方法学习导入时序逻辑电路简称时序电路，在组合逻辑电路基础上增加了存储电路部分，是数字电路两大重要分支之一。时序逻辑电路可分为同步时序电路和异步时序电路两大类。本章首先介绍时序逻辑电路的基本概念、特点及时序逻辑电路的一般分析和设计方法。以典型时序逻辑部件计数器和寄存器为例介绍其工作原理、逻辑功能、集成芯片及其使用方法及典型应用。学习目标1.知识目标：

掌握时序逻辑电路的特点和分类。

掌握时序逻辑电路的的分析方法和步骤。

了解计数器的工作原理和特点。

了解寄存器的工作原理和特点。2.能力目标：

可以根据给定的同步逻辑电路进行分析和功能判断。

可以根据给定的异步逻辑电路进行分析和功能判断。

掌握根据要求设计出相应的时序逻辑电路的方法。

掌握二进制和十进制计数器的使用方法。

掌握移位寄存器的使用方法。理论引入时序逻辑电路——电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。时序逻辑电路的状态与时间因素相关，即时序电路在任一时刻的状态变量不仅是当前输入信号的函数，而且还是电路以前状态的函数，时序电路的输出信号由输入信号和电路的状态共同决定。时序电路中必须含有具有记忆能力的存储器件。存储器件的种类很多，如触发器、延迟线、磁性器件等，但最常用的是触发器。时序电路的结构：1）由组合电路和存储电路（触发器）构成；2）触发器的状态与电路的输入信号共同决定了电路的输出。理论引入按照电路状态转换情况不同，时序电路分为同步时序电路和异步时序电路两大类。同步时序电路指的是存储电路里所有触发器有一个统一的时钟源，它们的状态在同一时刻更新。异步时序电路指的是没有统一的时钟脉冲或没有时钟脉冲，电路的状态更新不是同时发生的。按照电路中输出变量是否和输入变量直接相关，时序电路又分为米利（Mealy）型电路和穆尔（Moore）型电路。米利型电路的输出是输入变量及触发器输出的函数。而穆尔型电路的电路输出仅仅取决于各触发器的状态，而不受电路当时的输入信号影响或没有输入变量。一、一般步骤

时序逻辑电路的分析，就是给定时序电路，找出该的逻辑功能，即找出在输入和时钟作用下，电路的次态和输出。由于同步时序逻辑电路是在同一时钟作用下，故分析比较简单些，只要写出电路的驱动方程、输出方程和状态方程，根据状态方程得到电路的状态表或状态转换图，就可以得出电路的逻辑功能。1)根据给定的时序电路图写出每个触发器的逻辑方程式，即驱动方程。2)将驱动方程代入相应触发器的特性方程，求得各触发器的次态方程，也就是时序逻辑电路的状态方程组。3)根据逻辑图写出输出方程，列出该时序电路的状态转换表，画出状态转换图或时序图。4)根据电路的状态转换表或状态转换图说明给定时序逻辑电路的逻辑功能。下面举例说明时序逻辑电路的具体分析方法。二、同步时序逻辑电路的分析举例

例12-1-1试分析图12-2所示的时序逻辑电路解：由于图12-2为同步时序逻辑电路，图中的两个触发器都接至同一个时钟脉冲源CP，所以各触发器的时钟方程可以不写。二、同步时序逻辑电路的分析举例

1)由逻辑图可写出驱动方程。2）写出JK触发器的特性方程然后将各驱动方程代入JK触发器的特性方程，得各触发器的状态方程组：

二、同步时序逻辑电路的分析举例

3）作状态转换表及状态图。CP100012011031000无效1100Q2Q100111001二、同步时序逻辑电路的分析举例

4）画时序波形图。5）逻辑功能分析。该电路一共有3个状态00、01、10。按照规律从00→01→10→00循环变化，所以得出结论，这是一个同步三进制计数器，电路具有自启动能力。三、异步时序逻辑电路的分析举例

由于在异步时序逻辑电路中，没有统一的时钟脉冲，触发器的动作不是同时的，故分析时除了写出驱动方程、状态方程和输出方程等外，还用写出各个触发器的时钟信号，因此异步时序逻辑电路的分析要比同步时序逻辑电路的分析复杂。分析步骤：1)写出下列各逻辑方程式：①时钟方程；②触发器的激励方程；③输出方程；④状态方程。2)列出状态转换表或画出状态图和时序图；3)确定电路的逻辑功能。需要说明的是，异步时序逻辑电路在分析时要注意以下三点：1）分析状态转换时必须考虑各触发器的时钟信号作用情况；2）每一次状态转换必须从输入信号所能触发的第一个触发器开始逐级确定；3）每一次状态转换都有一定的时间延迟。三、异步时序逻辑电路的分析举例

例12-1-3试分析图12-7所示的时序逻辑电路三、异步时序逻辑电路的分析举例

解：（1）写出各逻辑方程式。①时钟方程：

（时钟脉冲源的上升沿触发。）

（当FF0的由0→1时，才可能改变状态，否则将保持原状态不变。）

③各触发器的驱动方程：

②输出方程：

三、异步时序逻辑电路的分析举例

（2）将各驱动方程代入D触发器的特性方程，得各触发器的次态方程：

（CP由0→1时此式有效）

（Q0由0→1时此式有效）

三、异步时序逻辑电路的分析举例

（3）作状态转换表、状态图、时序图现态次态输出时钟脉冲

ZCP1CP000111001111001001000↑↑0↑↑↑0↑三、异步时序逻辑电路的分析举例

根据状态转换表可得状态转换图如图12-8所示，时序图如图12-9所示。（5）逻辑功能分析由状态图可知：该电路一共有4个状态00、01、10、11，在时钟脉冲作用下，按照减1规律循环变化，所以是一个4进制减法计数器，Z是借位信号。四、时序逻辑电路的设计方法

同步时序逻辑电路的设计步骤如下：1）由给定的逻辑功能建立状态图和状态表。①明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号。同步时序电路的时钟脉冲CP一般是不作为输入变量考虑的。②找出所有可能的状态和状态转换之间的关系。不同的状态可先以字符a,b,c表示。可以假定一个初始状态，以该状态作为现态，根据每一个可能的输入组合作用下确定输出及次态。将电路状态按顺序编号，直到把每一个状态的输出和向下一个可能转换的状态全部找出后，则建立起原始状态图。③根据原始状态图建立状态表和状态转换图。三、异步时序逻辑电路的分析举例

2）状态化简方法是合并等价状态，去掉等价状态中一个态圈及由此圈出发的方向线，将指向该圈的方向线指向另一等价状态。那么等价状态的意思是原始状态图中，两个电路状态，在相同输入的条件下，不仅有相同的输出，而且向同一个状态转换，则称这两个状态为等价状态。3）状态编码状态编码：对每一状态指定一个二进制代码，一般采用自然二进制码。状态编码时首先要选择触发器的类型及个数，n个触发器有种状态组合。因此，为了获得时序电路所需的M个状态，需要满足其中n是触发器个数，M是状态个数。然后再给每个电路状态规定对应的触发器状态组合。4）求电路的输出方程组及触发器的激励方程组根据编码后的状态表和触发器的驱动表可求得电路的输出方程和驱动方程5）画逻辑电路图，并检查自启动能力有些同步时序电路设计中会出现没有用到的无效状态，当电路上电后有可能陷入这些无效状态而不能退出，因此，设计的最后一步应检查电路是否能进入有效状态，即是否具有自启动能力。

三、异步时序逻辑电路的分析举例

4）求电路的输出方程组及触发器的激励方程组根据编码后的状态表和触发器的驱动表可求得电路的输出方程和驱动方程5）画逻辑电路图，并检查自启动能力有些同步时序电路设计中会出现没有用到的无效状态，当电路上电后有可能陷入这些无效状态而不能退出，因此，设计的最后一步应检查电路是否能进入有效状态，即是否具有自启动能力。谢谢观赏！项目十二时序逻辑电路课题二常用时序逻辑电路学习导入常用的时序逻辑功能器件主要有两种：1）寄存器：数字系统中存储二进制数据，传输二进制信息的逻辑部件，即代码的接收、暂存、传递。2）计数器：数字系统中用于统计时钟脉冲的个数（数数、计数）的最常用的逻辑部件，也可用于分频、定时、产生节拍脉冲和其他时需信号。本课题内容将重点对这两种功能器件进行介绍。一、计数器

在计算机和数字逻辑系统中，计数器是最基本、最常用的部件之一。它不仅可以记录输入的脉冲个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。

计数器的分类：1）按计数进制体制，可分为二进制计数器、十进制计数器和任意进制计数器。2）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。3）按脉冲输入方式分为同步计数器和异步计数器。

一、计数器

下面重点介绍二进制计数器和十进制计数器。1．二进制同步计数器1）二进制同步减法计数器。将计数脉冲的输入端与各触发器的计数脉冲输入端相连，在脉冲作用下，所有触发器同时动作，这种结构的触发器叫做同步计数器。图12-10所示为4个4个JK触发器构成的T触发器组成的4位同步二进制减法计数器的逻辑图。图中JK触发器都接成T触发器（即J=K）。最低位触发器FF0的JK输入端输入为1，其他触发器的JK输入端接相邻所有低位触发器的端相与的结果。下面对其进行分析。一、计数器

①写出各触发器驱动/输出方程：

②将驱动方程带入T触发器特性方程,得到状态方程:

一、计数器

③写出状态转换表计数顺序Q3Q2Q1Q0Q3n+1Q2n+1Q1n+1Q0n+1B10000111112111111100……………………1500100001016000100000一、计数器

④写出状态图由以上分析过程可以得出二进制同步减法计数器。2）二进制同步加法计数器

将图12-10所示电路中FF1、FF2、FF3的JK输入端改接到相邻低位触发器的Q端就可构成二进制同步加法计数器，其工作原理请读者自行分析。一、计数器

2．十进制计数器二进制计数器有的时候不便于读数，在这种情况下我们常常采用十进制计数器。十进制计数器通常是按照8421BCD码进行计数的，由于十进制计数器的每一个状态都是4位二进制代码，所以需要四个触发器构成。它是从4位二进制同步加法计数器的基础上演变而来的，当计到1001时，则下一个CP电路状态回到0000即可。一、计数器

根据电路，可得出电路的驱动方程为：

将驱动方程代入触发器特征方程得到电路的状态方程组：

一、计数器

根据状态方程组，写出状态表为：计数Q3Q2Q1Q0Q3n+1Q2n+1Q1n+1Q0n+1C10000000102000100100……………………910001001010100100001二、寄存器

数字系统中，常需要将一些数码暂时存放起来，这种暂时存放数码的逻辑部件称为寄存器。寄存器的电路结构包括两部分：1）触发器:具有0，1两个稳定状态，所以1个触发器可以寄存1位二进制数码，N位寄存器由N个触发器组成，可存放一组N位二值代码。2）寄存器还应具有由门电路构成的控制电路，以保证信号的接受和清除。寄存器通常包括数码寄存器和移位寄存器两种。二、寄存器

1．数码寄存器数码寄存器是存储二进制数码的时序电路组件，它具有接收和寄存二进制数码的逻辑功能。前面介绍的各种集成触发器，就是一种可以存储一位二进制数的寄存器，用N个触发器就可以存储N位二进制数。图12-17所示是由D触发器组成的4位数码寄存器的逻辑电路图，其中，是异步清零控制端。～是并行数据输入端，CP为时钟脉冲端，～是并行数据输出端，～是～是反码数据输出端。该电路的数码接收过程为：将需要存储的四位二进制数码送到数据输入端～，在CP端送一个时钟脉冲，脉冲上升沿作用后，四位数码并行地出现在四个触发器端。

二、寄存器

根据电路图分析可得功能表如下：清零时钟输

入输

出工作模式CP

0111×↑10××××

××××××××0000

保

持保

持异步清零数码寄存数据保持数据保持二、寄存器

2．移位寄存器

移位寄存器不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。移位寄存器也是数字系统和计算机中应用很广泛的基本逻辑部件。1）单向移位寄存器:4位右移寄存器。由图可见，右边触发器的Q端一次接至左侧相邻触发器D端，当移位的数码从高位开始输入到端时，数码在脉冲作用下从FF0向FF4依次移动。

二、寄存器

表12-1右移寄存器的状态表移位脉冲输入数码输

出CP

01234

100100001000010000101001二、寄存器

图12-16时序图二、寄存器

移位寄存器中的数码可由、、和并行输出，也可从串行输出。串行输出时，要继续输入4个移位脉冲，才能将寄存器中存放的4位数码1001依次输出。图12-19中第5到第8个CP脉冲及所对应的、、、波形，就是将4位数码1001串行输出的过程。所以，移位寄存器具有串行输入—并行输出和串行输入—串行输出两种工作方式。二、寄存器

2)单向移位寄存器:左移寄存器图12-17D触发器组成的4位左移寄存器谢谢观赏！项目十二时序逻辑电路项目实施任务

计数器

一、任务目标1．对比74LS161和74LS163两种芯片的功能。2．掌握同步计数器设计方法与测试方法。任务

计数器

二、器材工具序号名称型号数量1数字电子计数实验箱BC－SD6型1个2示波器GWGOS－62020M1个3信号源VC2015H1个4计数器74LS161/74LS163各1片5与非门74LS001片任务

计数器

三、原理分析1．四位二进制（十六进制）计数器74LS161（74LS163）74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表12-2。

表12-274LSl61（74LS163）的功能表清零预置使能时钟预置数据输入输出工作模式RDLDEPETCPABCDQAQBQCQD0××××（

）××××0000异步清零10××DADBDCDD