单片机原理及应用系统设计第二章AT89S52单片机的硬件结构

第二章 AT89S52单片机的硬件结构AT89S52存储器结构并行I/O接口AT89S52的定时/计数器T0、

T1和T2AT89S52的中断系统AT89S52的串行通信习题二第二章

AT89S52单片机的硬件结构第二章 AT89S52单片机的硬件结构片内程序存储器(内部ROM)、片外程序存储器(外部ROM)、片内数据存储器(内部RAM)和片外数据存储器(外部RAM)，如图2-1所示。2.1

AT89S52存储器结构第二章 AT89S52单片机的硬件结构图2-1

AT89S52存储器结构第二章 AT89S52单片机的硬件结构2.1.1

程序存储器程序存储器的结构AT89S52单片机芯片内配置了8

KB的可编程Flash存储器(在2.1.2节中介绍),地址为0000H~1FFFH,可外部扩展到64

KB,程序存储器的结构如图2-1(a)所示。程序存储器中的中断矢量区其他6个地址单元的入口地址为中断服务程序的矢量地址,如表2-1所列。第二章 AT89S52单片机的硬件结构表2-1中断源与中断矢量地址第二章 AT89S52单片机的硬件结构3.外部程序存储器的扩展在AT89S52单片机的芯片内配置有8KB的Flash存储器,当不能满足应用系统开发的需要时,可以扩展外部程序存储器,最大可扩展至64

KB。这样,系统程序存储器的整个存储空间最大可扩展为64

KB,地址范围为0000H~FFFFH,其

中芯片内配置的8

KB的Flash程序存储器地址范围为0000H~1FFFH,如图2-1(a)所示。AT89S52单片机外部程序存储器的扩展方法如图2-2所示。第二章 AT89S52单片机的硬件结构图2-2外部存储器的扩展第二章 AT89S52单片机的硬件结构2.1.2

片内Flash存储器操作片内Flash操作包括对Flash标志字节的读出、并行编程、串行编程、程序加密等。1.标志字节AT89S52的标志字节共有3

B,具体在存储器中的地址和含义如表2-2所示。第二章 AT89S52单片机的硬件结构表2-2标志字节的地址、内容和代表含义第二章 AT89S52单片机的硬件结构2.程序存储器的加密AT89S系列单片机提供了3位加密位(LB1、LB2、LB3),对每位加密位可维持原来的非编辑状态(U),也可进行编程(P),根据每位加密位是否进行了编程便可组合形成几种不同的保护模式如表2-3所示。第二章 AT89S52单片机的硬件结构表2-3程序加密位的保护模式第二章 AT89S52单片机的硬件结构3.Flash存储器的并行编程Flash存储器的并行编程方式。图2-3所示为并行编程的接口电路图。并行编程的算法。从并行编程接口电路可以看出,当AT89S52单片机编程时,除了地址线和数据线外还需要一些控制信号。

表2-4所示为编程时这些控制信号的状态

情况。第二章 AT89S52单片机的硬件结构图2-3

AT89S52

Flash存储器并行编程的接口电路第二章 AT89S52单片机的硬件结构表2-4

AT89S52

Flash存储器编程状态第二章 AT89S52单片机的硬件结构数据查询方式。准备就绪/忙(RDY/ )信号。程序的校验。图2-4所示为AT89S52片内Flash存储器并行校验的接口电路。Flash程序存储器的片擦除。第二章 AT89S52单片机的硬件结构图2-4

AT89S52

Flash存储器并行校验接口电路第二章 AT89S52单片机的硬件结构4.Flash存储器的串行编程1)Flash存储器的串行编程方式当RST引脚接高电平时,可通过串行接口ISP对AT89S52Flash进行编程。串行接口ISP由引脚P1.5/MOSI、P1.6/MISO和P1.7/SCK组成,P1.5/MOSI作为串行指令的输入引脚,P1.6/MISO为串行数据的输出引脚,P1.7/SCK为串行移位脉冲的输入引脚。串行编程/下载接口电路如图2-5所示。第二章 AT89S52单片机的硬件结构图2-5

AT89S52

Flash存储器串行编程/下载接口电路第二章 AT89S52单片机的硬件结构2)Flash存储器的串行编程算法对RST、VCC和GND引脚加电．在P1.5/MOSI引脚输入编程允许指令。在P1.5/MOSI引脚输入写程序存储器指令。3)AT89S52的串行编程指令AT89S52单片机的串行编程指令为4B格式,表2-5给出

了AT89S52单片机串行编程指令的格式构成和各指令的编码。第二章 AT89S52单片机的硬件结构表2-5

AT89S52单片机的串行编程指令集第二章 AT89S52单片机的硬件结构在写程序加密位时,数位B1和B2的值与保护模式的关系如表2-6所示。表2-6

B1和B2的值与保护模式的关系第二章 AT89S52单片机的硬件结构4)串行编程模式下的数据查询AT89S52在串行编程模式下也具有数据查询功能。在写周期内,读出最后写入的字节时,则在串行数据输出口P1.6/MISO引脚上出现写入字节数据最高位的反码。图2-6为串行编程模式下的时序图,表2-7为时序参数。第二章 AT89S52单片机的硬件结构图2-6串行编程模式下的时序图第二章 AT89S52单片机的硬件结构表2-7

Flash编程串行模式时序参数第二章 AT89S52单片机的硬件结构2.1.3

数据存储器1.内部RAM存储器空间如图2-1(b)所示。工作寄存器区可按位寻址的RAM区如表2-8所示,在内部数据存储区RAM中的20H~2FH共16个单元可进行位寻址,这一存储空间称为“位寻址区”。用户RAM区片内高128

B空间第二章 AT89S52单片机的硬件结构表2-8内部RAM中位地址表第二章 AT89S52单片机的硬件结构2.外部数据存储器的扩展片外数据存储器的扩展方法如图2-7所示。图2-7片外数据存储器的扩展第二章 AT89S52单片机的硬件结构2.1.4

特殊功能寄存器SFR表2-9给出了这些特殊功能寄存器的符号、名称和地址等。表2-9

AT89S52特殊功能寄存器(SFR)的地址空间及复位后的值第二章 AT89S52单片机的硬件结构第二章 AT89S52单片机的硬件结构程序计数器PC累加器AccB寄存器程序状态字PSWPSW的格式及位定义如表2-10所示。表2-10

PSW的格式及位定义第二章 AT89S52单片机的硬件结构如表2-11所示,当使用名称寻址时,由RS1、RS0两位配合指定使用哪组寄存器。表2-11工作寄存器组与RS1、RS0的对应关系第二章 AT89S52单片机的硬件结构堆栈指针SP数据指针DPTR辅助功能寄存器AUXR和AUXR11)辅助功能寄存器AUXRAUXR的格式及位定义见表2-12。表2-12

AUXR的格式及位定义第二章 AT89S52单片机的硬件结构2)辅助功能寄存器AUXR1AUXR1的格式及位定义见表2-13。表2-13

AUXR1的格式及位定义第二章 AT89S52单片机的硬件结构通过设置DPS可进行数据指针DPTR0和DPTR1的切换。

切换时,应通过软件来保存DPS。切换示意图如图2-8所示。图2-8切换示意图第二章 AT89S52单片机的硬件结构并行端口P0～P3串行数据缓冲器SBUF定时/计数器T0、T1和T2第二章 AT89S52单片机的硬件结构单片机芯片内的一项重要内容就是并行I/O口。AT89S52有4个8位的并行双向I/O口,共32条I/O口线。这4组I/O口分别记作P0、P1、P2和P3,它们也属于特殊功能寄存器,具有字节寻址和位寻址功能。具体见表2-14。2.2

并行I/O接口第二章 AT89S52单片机的硬件结构表2-14

AT89S52并行I/O接口第二章 AT89S52单片机的硬件结构2.2.1

P0口P0口位结构和工作原理

P0口结构原理如图2-9所示．P0口的功能作I/O接口使用。作地址/数据复用总线用。第二章 AT89S52单片机的硬件结构图2-9

P0口位结构原理图第二章 AT89S52单片机的硬件结构2.2.2

P1口P1口是一个8位口,可按字节访问也可按位访问,其字节访问地址为90H,位访问地址为90H～97H。P1口位结构和工作原理P1口的位结构原理图如图2-10所示。P1口的功能P1口的第二功能第二章 AT89S52单片机的硬件结构图2-10

P1口的位结构原理图第二章 AT89S52单片机的硬件结构2.2.3

P2口P2口是一个多功能的8位口,可以字节访问也可以位访问,其字节访问地址为A0H,位访问地址为A0H~A7H。P2口位结构和工作原理P2口位结构原理图如图2-11所示。P2口的功能P2口使用中要注意的问题第二章 AT89S52单片机的硬件结构图2-11

P2口位结构原理第二章 AT89S52单片机的硬件结构2.2.4

P3口P3口是一个多功能8位I/O接口,可按字节访问也可按位访问,其字节访问地址为B0H,位访问地址为B0~B7H。P3口位结构与工作原理P3口的位结构原理图如图2-12所示。P3口的功能第二章 AT89S52单片机的硬件结构图2-12

P3口的位结构原理第二章 AT89S52单片机的硬件结构定时/计数器的基本原理定时/计数器T0/T1的控制与状态寄存器1.T0和T1的控制寄存器TCON格式及位定义如表2-15所示。2.3

AT89S52的定时/计数器T0、T1和T2第二章 AT89S52单片机的硬件结构表2-15T0和T1的控制寄存器TCON格式及位定义第二章 AT89S52单片机的硬件结构2.定时/计数器T0和T1的工作模式寄存器TMODTMOD寄存器用于选择定时/计数器T0和T1的工作模式,低4位用于定时/计数器0,高4位用于定时/计数器1,两部分的操作功能完全相同。其格式及位定义如表2-16所示。第二章 AT89S52单片机的硬件结构表2-16

T0和T1的工作模式寄存器TMOD格式及位定义第二章 AT89S52单片机的硬件结构M1和M0:定时/计数器工作模式选择位,M1和M0的不同取值设定了定时/计数器的4种工作模式,如表2-17所示。C/

:选择定时或计数功能选择位。GATE:门控位。第二章 AT89S52单片机的硬件结构表2-17

M1、M0工作方式及功能说明第二章 AT89S52单片机的硬件结构2.3.3

T0/T1的四种工作模式1.模式0TMOD的M1和M0设置为00时,T1和T0工作在模式0。模式0是选择T1或T0的高8位和低5位(TL的高3位未用)组成一个13位的定时/计数器,当TL的低5位溢出时,向TH进位;当TH溢出时,向中断标志位TF(硬件置位TF)进位,并申请中断。T0的逻辑结构如图2-13所示。第二章 AT89S52单片机的硬件结构图2-13

T0模式0逻辑结构第二章 AT89S52单片机的硬件结构定时时间t为计数初值最小的定时时间TMIN为最大的定时时间TMAX为第二章 AT89S52单片机的硬件结构2.模式1用指令将M1、M0设为0、1时,定时/计数器工作在模式1。在模式1下,TL和TH全部使用,组成16位,如图2-14所示。图2-14

T0模式1逻辑结构第二章 AT89S52单片机的硬件结构定时时间t为计数初值X为最小的定时时间TMIN为最大的定时时间TMAX为第二章 AT89S52单片机的硬件结构3.模式2模式2是将TL配置成一个可自动重装的8位定时/计数器,而将TH作为预置寄存器。其逻辑结构如图2-15所示。图2-15

T0模式2逻辑结构第二章 AT89S52单片机的硬件结构计数初值为第二章 AT89S52单片机的硬件结构4.模式3对于T0而言,在模式3中,内部控制逻辑把TH0和TL0配置成2个相互独立的8位计数器,如图2-16所示。因为T1在模式3下没有TF1可用,所以只能把计数溢出直接送给串行口,如图2-17所示。第二章 AT89S52单片机的硬件结构图2-16

T0模式3逻辑结构第二章 AT89S52单片机的硬件结构图2-17

T1模式3逻辑结构第二章 AT89S52单片机的硬件结构2.3.4

定时/计数器T2的控制与状态寄存器1.定时器T2控制寄存器T2CONT2CON为T2的控制专用寄存器，格式与TCON不同，除了参与中断控制和定时控制外，还参与了串行口波特率的时钟选择。下面讲述与定时有关的控制位，其格式及位定义如表

2-18所示。第二章 AT89S52单片机的硬件结构表2-18定时器T2控制寄存器T2CON格式及位定义第二章 AT89S52单片机的硬件结构2.定时器T2模式寄存器T2MODT2MOD为T2方式控制寄存器,同TMOD一样，它只能用字节传送指令来设置其内容，而不能位寻址。字节地址为C9H,

复位值为××××××00B，其格式及位定义如表

2-19所示。第二章 AT89S52单片机的硬件结构表2-19定时器T2模式寄存器T2MOD格式及位定义第二章 AT89S52单片机的硬件结构2.3.5

T2的工作模式T2是一个功能较强的定时/计数器,具有自动重装和捕获能力。在特殊功能寄存器中有5个与T2有关的寄存器:控制寄存器T2CON、捕获寄存器RCAP2H和RCAP2L、定时寄存器高低字节TH2和TL2。根据T2CON和T2MOD特殊功能寄存器的设置,T2有4种操作模式,如表2-20所示。第二章 AT89S52单片机的硬件结构表2-20定时/计数器T2工作模式第二章 AT89S52单片机的硬件结构1.自动重装模式当DCEN=0时,T2为自动向上计数,自动重装模式如图2-18所示。图2-18

T2自动重装模式(DCEN=0)第二章 AT89S52单片机的硬件结构当DCEN=1时,允许T2向上或向下计数,由引脚T2EX的电平状态控制计数方向。其自动重装模式原理如图2-19所示。图2-19

T2自动重装模式(DCEN=1)第二章 AT89S52单片机的硬件结构2.捕捉模式当CP/ ＝１时,T2工作在捕捉模式。捕捉模式是指在一定条件下,

自动将计数器TH2和TL2的数据分别读入RCAP2H和RCAP2L。其工作原理如图2-20所示。图2-20

T2捕捉式原理图第二章 AT89S52单片机的硬件结构3.波特率发生器模式当设置RCLK和TCLK同时为1或其中一个为1时,T2便进入波特率发生器模式。波特率发生器模式原理如图2-21所示。当用T2作为波特率发生器时,波特率的计算公式为波特率＝第二章 AT89S52单片机的硬件结构图2-21

T2波特率发生器模式第二章 AT89S52单片机的硬件结构4.可编程时钟输出模式P1.0引脚除了作普通I/O外,还有两个替代功能,一是可以编程为T2的外部计数脉冲输入端;二是可以编程为50%占空比的时钟输出端,即可编程时钟输出模式,如图2-22所示。输出频率取决于振荡器频率和存于捕捉寄存器RCAP2中的重装数值,其计算公式为时钟输出频率=第二章 AT89S52单片机的硬件结构图2-22

T2时钟输出模式第二章 AT89S52单片机的硬件结构2.4.1

中断的基本概念中断响应过程示意图如图2-23所示。2.4

AT89S52的中断系统第二章 AT89S52单片机的硬件结构图2-23中断响应示意图第二章 AT89S52单片机的硬件结构2.4.2

中断源中断源和中断矢量地址如表2-21所示。图2-24所示为AT89S52单片机的中断功能示意图。AT89S52的中断源可分成外部中断源和内部中断源。表2-21中断源和中断矢量地址第二章 AT89S52单片机的硬件结构2.4.3

AT89S52的中断标志与控制1.定时/计数器0、1控制寄存器TCONTCON是定时/计数器和外部中断两者合用的一个特殊功能寄存器,复位时为00H,可位寻址。TCON的字节地址为88H,其格式如下:第二章 AT89S52单片机的硬件结构2.定时器2控制寄存器T2CON定时器2控制寄存器T2CON字节地址为C8H,其格式如下:第二章 AT89S52单片机的硬件结构3.串行口控制寄存器SCON串行口控制寄存器SCON字节地址为98H,其格式如下:第二章 AT89S52单片机的硬件结构4.中断允许控制寄存器IEAT89S52的中断均属于可屏蔽中断,即通过软件对特殊功能寄存器IE的设置,实现对各中断源的中断请求允许(开

放)或屏蔽(禁止)的控制。中断控制寄存器IE的格式及各位含义如下:第二章 AT89S52单片机的硬件结构5.中断优先级控制寄存器IP中断优先级控制寄存器IP的字节地址为B8H,具有位寻址功能,可通过软件设置各个中断源的中断优先级。IP控制寄存器的格式如下:第二章 AT89S52单片机的硬件结构当同时有两个或两个以上相同优先级的中断请求时,则由内部按查询顺序决定优先响应的中断请求,排在顺序后面的、未被响应的中断请求将被挂起。其优先顺序由高到低顺序排列。优先顺序排列如表2-22所示。表2-22中断优先顺序第二章 AT89S52单片机的硬件结构2.4.4

中断响应的条件、过程与时间中断响应的条件中断响应过程中断响应时间第二章 AT89S52单片机的硬件结构2.5.1

串行通信概述1.串行通信的通信方式1)同步通信面向字符型的数据格式又有单同步、双同步和外同步之分。①单同步:发送方先传送一个同步字符,再传送数据块,接收方检测到同步字符后接收数据。②双同步:发送方先传送两个同步字符,再传送数据块,接收方检测到同步字符就接收数据,如图2-25所示。2.5

AT89S52的串行通信第二章 AT89S52单片机的硬件结构图2-25面向字符双同步数据帧格式第二章 AT89S52单片机的硬件结构③外同步:用一条专用线来传送同步字符,以实现收发双方同步操作。3种同步方式,均以两个字节的冗余检验码CRC作为一帧信息的结束。面向位型的数据格式如下:根据IBM的同步数据链路控制规程SDLC,SDLC数据帧格式如图2-26所示。第二章 AT89S52单片机的硬件结构图2-26

SDLC数据帧格式第二章 AT89S52单片机的硬件结构2)异步通信异步通信的帧格式如图2-27所示。图2-27异步通信数据的帧格式第二章 AT89S52单片机的硬件结构2.串行通信的传输方式串行通信的传输方式可以分为单工、半双工及全双工3种。第二章 AT89S52单片机的硬件结构2.5.2

RS232C标准总线及通信设计RS232C接口的引脚描述RS232C标准规定接口有25根连线、D型插头和插座,采用25芯引脚或9芯引脚的连接器,RS232C标准接口如图2-28所示。虽然RS232C标准规定接口定义了25条连线,但通常只有以下9个信号经常使用,其对应关系如表2-23所示。RS232C接口的具体规定第二章 AT89S52单片机的硬件结构图2-28

RS232C标准接口图第二章 AT89S52单片机的硬件结构表2-23

9针连接器和25针连接器的对应关系第二章 AT89S52单片机的硬件结构2.5.3

AT89S52串行通信接口1.串行口的控制串行数据缓冲器SBUF串行口控制寄存器SCON串行口的工作模式设定和基本控制操作通过设定串行口控制寄存器SCON完成,串行口控制寄存器SCON除可进行字节寻址外,还可以进行位寻址,其各位定义及格式如下:第二章 AT89S52单片机的硬件结构SM0,SM1:串行口工作模式选择位。对应着串行口的4种工作模式,如表2-24所示。SM2:多极通信控制位。表2-24串行口工作模式第二章 AT89S52单片机的硬件结构3)电源控制寄存器PCON电源控制寄存器PCON中只有SMOD(PCON.7)位与串行口的工作有关。需要注意的是,PCON寄存器不能位寻址,对于SMOD位的修改只能采用字节操作方式,如MOV

PCON,#80H。其位定义及格式如下：第二章 AT89S52单片机的硬件结构2.串行口的工作模式及串行通信波特率模式0模式1波特率可以用下式表示:串行口方式1的波特率=式中,n=32或16,由PCON的SMOD1位决定。SMOD1=0,n=32;SMOD1=1,n=16。因此,串行口模式1的波特率也可以用下式表示:串行口方式1的波特率=×(定时器T1或T2的溢出率)第二章 AT89S52单片机的硬件结构串行口接收/发送波特率发生器使用的定时器如表2-25所列。表2-25串行口接收/发送波特率发生器使用的定时器第二章 AT89S52单片机的硬件结构为了实现定时器计数初值重装,通常选择模式2。在模式2中,TL1作计数用,TH1用于保存计数初值,当TL1计满溢出时,TH1的值自动重装到TL1中。因此一般选用T1工作于方式2作波特率发生器。设T1的计数初值为X,

C/ =0时,那么每过256-X个机器周期,

定时器T1就会产生一次溢出。则T1的溢出周期为溢出周期=×(256－X)第二章 AT89S52单片机的硬件结构溢出率为溢出周期的倒数,所以波特率=定时器T1模式2的计数初值X由上式可得:定时器T1可以通过中断方式实现非常低的波特率,将

TMOD的高半字节设为0001B。T1配置为16位定时器,并使用中断进行16位软件重装,如表2-26所列。第二章 AT89S52单片机的硬件结构表2-26

T1在常用波特率下重装值的设定第二章 AT89S52单片机的硬件结构定时器T2工作在波特率发生器方式时,内部结构如图2-29所示,其操作与自动重装载方式类似。图2-29

T2作波特率发生器时内部逻辑结构第二章 AT89S52单片机的硬件结构当外部时钟信号由T2引脚引入时,波特率=当时钟信号由内部产生时,波特率=自动重装的计数初值为RCAP2H、RCAP2L=65

536－表2-27列出了常用的波特率及在RCAP2中存入的T2的重装值。第二章 AT89S52单片机的硬件结构表2-27常用波特率对应的T2计数初值第二章 AT89S52单片机的硬件结构AT89S52单片机存储器的组织结构是怎样的？AT89S52单片机的存储器可划分为几个空间？各自的地址范围和容量是多少？在使用上有什么不同？AT89S52单片机如何确定和改变当前的工作寄存器组？AT89S52单片机的程序ROM中0000H、0003H、000BH、0013H、001BH和0023H这几个地址具有什么特殊的功能？习

题

二第二章 AT89S52单片机的硬件结构AT89S52单片机有哪几个特殊功能寄存器？可按位寻址的SFR有几个？程序状态字PSW的作用是什么？常用标志位有哪些？其作用是什么?AT89S52单片机的 信号有什么功能？如何正确地使用？内部RAM的低128B划分为几个区域？各有什么功能及特点？ALE信号有何功用？一般情况下它与机器周期的关系如何？在什么条件下ALE信号可用作外部设备的定时信号？第二章 AT89S52单片机的硬件结构堆栈的作用是什么？堆栈指示器的作用又是什么？AT89S52单片机的P0、P1、P2和P3口各有什么特点？什么是I/O接口？I/O接口的作用是什么？AT89S52片内设有4个I/O端口(并行),使用时有哪些特点和分工？简述各个并行I/O口的结构特点。何谓准双向I/O口？在使用中如何正确处理？何谓分时复