沈阳工业大学数字电子技术第4章1

数字电子技术主讲人

沈阳工业大学软件学院

ShenyangUniversityofTechnology王德新第四章同步时序电路的分析第四章

同步时序电路的分析4同步时序电路的分析

学习要点

掌握时序逻辑电路的分析方法，能熟练分析计数器等常用时序逻辑电路

理解寄存器、计数器等时序逻辑电路的工作原理和逻辑功能

了解寄存器、计数器等中规模集成电路的使用方法内容

4.2双稳态元件

4.3同步时序电路的分析方法

4.4寄存器

4.5计数器

4.1时序电路概述第四章

同步时序电路的分析4同步时序电路的分析4.1时序电路概述

数字逻辑电路可分为两大类

组合电路的输出仅由当前输入决定4.1时序电路概述组合逻辑电路时序逻辑电路

时序逻辑电路是指它的输出不仅取决于当前输入，还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路1

时序电路结构的一般形式4.1时序电路概述4.1时序电路概述组合电路存储电路•••x1xiy1yj•••••••••q1ql••••••z1zk时序电路输出输出存储电路输入内部输出激励（驱动）时序电路输入输入存储电路输出内部输入状态2

时序电路的特点4.1时序电路概述4.1时序电路概述时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关3

时序逻辑电路逻辑功能的表示方法4.1时序电路概述4.1时序电路概述

时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图和逻辑图5种方式表示，这些表示方法在本质上是相同的，可以互相转换。

逻辑表达式有以下三个方程组：3

时序逻辑电路逻辑功能的表示方法4.1时序电路概述输出驱动状态4

时序逻辑电路的分类4.1时序电路概述4.1时序电路概述

同步时序电路中，状态的改变受同一个时钟脉冲控制，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次

异步时序电路中，电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的翻转有先有后，是异步进行的根据时钟分类⑴①同步时序电路②异步时序电路4

时序逻辑电路的分类4.1时序电路概述

米里型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入

穆尔型时序电路的其输出仅决定于存储电路的现态，与电路当前的输入无关根据输出分类⑵①米里型时序电路（米利型）②穆尔型时序电路

Mealy

Moore

内容

4.2双稳态元件

4.3同步时序电路的分析方法

4.4寄存器

4.5计数器

4.1

时序电路概述第四章

同步时序电路的分析4同步时序电路的分析4.2双稳态元件在一定触发信号作用下，可从一个稳态翻转到另一个稳态4.2双稳态元件

双稳态元件是构成存储电路的基本模块，通常是指触发器和锁存器。他们是一种具有记忆能力的电子器件，也称存储元件。其特点是：有两个稳定状态，分别表示存储二进制数码0或1⑴⑵4.2双稳态元件4.2双稳态元件

触发器和锁存器的区别：

触发器是利用脉冲或边沿控制数据的输入，而锁存器是利用电平控制数据的输入

触发器和锁存器翻转前的状态称为现态，用Qn或Q表示。翻转后的状态称为次态，用Qn+1或Q*表示。

基本SR触发器P1381电路组成和逻辑符号信号输入端，低电平有效信号输出端，Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态，⑴

基本SR触发器工作原理0110SRQn+1①R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。0

11⑵

基本SR触发器工作原理1001②R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。SRQn+11

00011⑵

基本SR触发器工作原理1110③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。SRQn+10111001

1不变10⑵

基本SR触发器工作原理0011SRQn+101110011不变0

0不定④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本SR触发器的约束条件。⑵

基本SR触发器的逻辑功能描述特性表（真值表）现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。4.2双稳态元件次态Qn+1的卡诺图⑶

基本SR触发器的逻辑功能描述4.2双稳态元件次态Qn+1的卡诺图特性方程触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式⑶

基本SR触发器的逻辑功能描述4.2双稳态元件描述触发器的状态转换关系及转换条件的图形称为状态图011×/×1/01/10/②当触发器处在1状态，即Qn=1时，若输入信号SR＝01或11，触发器仍为1状态；状态图①当触发器处在0状态，即Qn=0时，若输入信号SR＝10或11，触发器仍为0状态；若SR＝01，触发器就会翻转成为1状态。若SR＝10，触发器就会翻转成为0状态。SR

⑶

基本SR触发器的特点4.2双稳态元件触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关①电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变②在外加触发信号有效时，电路可以触发翻转，实现置1或置0③在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件④在数字电路中，凡根据输入信号S、R情况的不同，具有置1、置0和保持功能的电路，都称为SR触发器。⑷

基本SR触发器的缺点4.2双稳态元件不仅使电路的抗干扰能力下降⑴而且也不便于多个触发器同步工作⑵

基本SR触发器直接由输入信号控制着输出端Q和Q在基本SR触发器的基础上增加两个控制门G3、G4和一个输入控制信号CP，输入信号S、R通过控制门进行传送，输入控制信号CP称为时钟脉冲。同步SR触发器的引出⑸

同步SR触发器P1392电路组成和逻辑符号⑴RSCP＝1时，工作情况与基本SR触发器相同。CP＝0时，S=R=1，触发器保持原来状态不变。4.2双稳态元件

同步SR触发器的特性表特性方程特性表⑵CP＝1期间有效特性方程

同步SR触发器4.2双稳态元件

时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本SR触发器相比，对触发器状态的转变增加了时间控制。⑵2

同步SR触发器的特点

S、R之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态⑶

同步SR触发器的缺点

同步SR触发器4.2双稳态元件2

同步JK触发器的引出：在同步SR触发器基础上把Q引回到门G4的输入端，把Q引回到门G3的输入端，同时将S改成J，R改成K。就是同步JK触发器

为了解决同步SR触发器中SR不能同时为1的情况

同步JK触发器3电路组成和逻辑符号⑴4.2双稳态元件将S=JQn、R=KQn代入同步RS触发器的特性方程，得同步JK触发器的特性方程：

S=

R=

JQnKQn

同步JK触发器3特性方程⑵4.2双稳态元件CP＝1期间有效

同步JK触发器3特性表⑶4.2双稳态元件CP＝1期间有效JK=00时不变JK=01时置0JK=10时置1JK=11时翻转

同步JK触发器3状态图⑷4.2双稳态元件

在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器

同步D触发器4.2双稳态元件4

同步D触发器的引出：

为了克服同步SR触发器输入S、R同时为1时所出现的状态不确定的缺点，也可增加一个反相器，通过反相器把加在S端的D信号反相再送到R端，就是同步D触发器

同步D触发器4电路组成和逻辑符号⑴4.2双稳态元件将S=D、R=D代入同步RS触发器的特性方程，得同步D触发器的特性方程：

S=

R=

DD

同步D触发器4特性方程⑵4.2双稳态元件CP＝1期间有效状态图⑶

在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。

T触发器5电路组成和逻辑符号⑴4.2