《数字电子技术》题库

《数字电子技术》题库

一、单选题

1、逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（B）。

A、逻辑加B、逻辑乘C、逻辑非D、逻辑除

2、十进制数100对应的二进制数为（C）。

A、1011110B、1100010C、1100100D、11000100

3、和逻辑式而表示不同逻辑关系的逻辑式是（B）。

A、A+BB、C、+D、AB+A

4、数字电路中机器识别和常用的数制是（A）。

A、二进制B、八进制C、十进制D、十六进制

5、以下表达式中符合逻辑运算法则的是（D

A、C•C=C2B、1+1=10C、0<1D、A+l=l

6、A+BC=（C）。

A、A+BB、A+CC、（A+B）（A+C）D、B+C

7、利用反演规则求一个逻辑函数F的反函数，不可将F中的（C

A、“•”换成“+”换成“

B、原变量换成反变量，反变量换成原变量

C、变量不变

D、常数中“0”换成“1”，“1”换成“0”

8、逻辑变量的取值1和0可以表示（D）。

A、开关的闭合、断开B、电位的高、低C、真与假D、以上全是

9、求一个逻辑函数F的对偶式，不可将F中的（B）»

A、“•”换成“+”换成“

B、原变量换成反变量，反变量换成原变量

C、变量不变

D、常数中“0”换成“1”，“1”换成“0”

10、1010的基数是（B）。

A、10B、2C、16D、8

11、十六进制数的权值是（C）。

A、10的幕B、8的哥C、16的幕D、2的幕

12、下列（B）是3变量ABC的最小项。

A、ABB、ABCC、ACD、A+B

13、逻车单项血所的逻辑相邻项为（AX

A、ABCDB、ABCDC、ABCDD、ABCD

14、实现逻辑函数Y=AB•所需要用（B）。

A、两个与非门B、3个与非门C、两个或非门D、3个或非门

15、与逻辑表达式/=质+A5相同的表达式是（A）。

A、A@BB、A㊉8C、A®BD、A®B

16、逻辑函数中的逻辑“或”和它对应的逻辑代数运算关系为（B）。

A、逻辑乘B、逻辑加C、逻辑减D、逻辑非

17、n变量最多能构成（C）个最小项。

A、2nB、n2C、2nD、n

18、BCD码称为（A）。

A、二-十进制代码B、十-二进制代码C、二-八进制代码D、八-二进制代码

19、八进制数57转化为十进制数是（B）.

A、57B、47C、37D、27

20、利用卡诺图化简逻辑函数，通常只用于不超过（B）个变量的逻辑函数式。

A、3B、4C、5D、6

21、在（D）输入情况下，“与非”运算的结果是逻辑0。

A、全部输入是0B、任一输入是0C、仅一输入是0D、全部输入是1

22、在（A）输入情况下，“或非”运算的结果是逻辑1。

A、全部输入是0B、全部输入是1

C、任一输入为0,其他输入为1D、任一输入为1

23、具有“有1出0、全。出1”功能的逻辑门是（B）。

A、与非门B、或非门C、异或门D、同或门

24、两个类型的集成逻辑门相比较，其中（B）型的抗干扰能力更强。

A、TTL集成逻辑门B、CMOS集成逻辑门

C、CBD集成逻辑门D、CCD集成逻辑门

25、CMOS电路的电源电压范围较大，约在（B）。

A、-5V-+5VB、3-18VC、5-15VD、+5V

26、若将一个TTL异或门当做反相器使用，则异或门的A和B输入端应：（A）。

A、B输入端接高电平，A输入端做为反相器输入端

B、B输入端接低电平，A输入端做为反相器输入端

C、A、B两个输入端并联，做为反相器的输入端

D、不能实现

27、（C）的输出端可以直接并接在一起，实现“线与”逻辑功能。

A、TTL与非门B、三态门C、0C门D、与门

28、（C）在计算机系统中得到了广泛的应用，其中一个重要用途是构成数据总线。

A、OCflB、TTL与非门C、三态门D、与门

29、一个两输入端的门电路，当输入为10时，输出不是1的门电路为（C）。

A、与非门B、或门C、或非门D、异或门

30、一个四输入的与非门，使其输出为0的输入变量取值组合有（B）。

A、15种B、1种C、3种D、7种

31、二极管具有“正向导通、反向截止”的（B）导电性。

A、双向B、单向C、前向D、后向

32、二极管在数字电路中所起的作用是（B）作用。

A、放大B、开关C、缩小D、整流

33、要使与门输出恒为0,可将与门的一个输入端（A）。

A、接0B、接1C、接0、1都可以D、输入端并联

34、要使或门输出恒为1,可将或门的一个输入端（B）。

A、接0B、接1C、接0、1都可以D、输入端并联

35、在使用。（:门时，输出端通过电阻接（C）。

A、地B、输入端C、电源D、以上都不对

36、线与是将两个以上的门电路的输出端直接并联起来，实现几个函数的（D）。

A、逻辑非B、逻辑加C、逻辑或D、逻辑乘

37、三态门的输出不包括（D）。

A、0态B、1态C、高阻态D、低阻态

38、若集成芯片引脚上的功能标号为NC,则表示该引脚为（C）。

A、电源端B、接地端C、空脚D、输入端

39、集成芯片外引脚的识别方法是将集成块正面对准使用者，以凹口侧小标志点为起

始脚1,（B）方向向前数1,2,3...N脚。

A、顺时针B、逆时针C、同D、以上都不对

40、TTL集成门电路的电源电压约在（D）。

A、-5V-+5VB、3-18VC、5-15VD、+5V

41、下列各型号中属于优先编译码器是（C）。

A、74LS00B、74LS138C、74LS148D、74LS48

42、七段数码显示管TS547是（B）»

A、共阳极LED管B、共阴极LED管C、共阳极LCD管D、共阴极LCD管

43、八输入端的编码器按二进制数编码时，输出端的个数是（B）。

A、2个B、3个C、4个D、8个

44、四输入的译码器，其输出端最多为（D）。

A、4个B、8个C、10个D、16个

45、当74LS148的输入端W~77按顺序输入11011101时，输出匕~/为（C）。

A、101B、010C、001D、110

46、译码器的输入量是（A）o

A、二进制B、八进制C、十进制D、十六进制

47、编码器的输出量是（A）.

A、二进制B、八进制C、十进制D、十六进制

48、74LS138属于（A）。

A、译码器B、编码器C、混码器D、滤波器

49、74LS147属于（B）。

A、译码器B、编码器C、混码器D、滤波器

50、74LS148属于（B）。

A、译码器B、编码器C、混码器D、滤波器

51、若在编码器中有50个编码对象，则要求输出二进制代码位数为（C）位。

A、10B、5C、6D、50

52、一个16选1的数据选择器，其地址输入端有（C）个。

A、1B、3C、4D、16

53、8路数据分配器，其地址输入端有（B）个。

A、2B、3C、4D、8

54、用4选1数据选择器实现函数丫=44+44,应使⑺）»

A、=D?=。,D]=D?=1B、Dq=D[=1,£>,=D、=0

C、£>（）=A=0,A=2=1D、DQ=D、=1,£>,=Dy=0

55、能对二进制数进行比较的电路是（D）。

A、数据分配器B、编码器C、数据选择器D、数值比较器

56、七段显示译码器是用来与（C）配合，把以二进制BCD码表示的数字信号转换为输入信

号。

A、数据分配器B、编码器C、数码管D、数值比较器

57、当74LS138的输入端ABC按顺序输入101时，输出端可~匕为（C）。

A、11111011B、11110111C、11011111D、11111101

58、“日”字形数码管是由（D）段发光管组成，用来显示。〜9十个数码。

A>8B、5C、6D、7

59、组合逻辑电路在功能描述上不包括（C）。

A、真值表B、波形图C、状态转换图D、逻辑表达式

60、多路分配器可以直接用（A）来实现。

A、译码器B、编码器C、比较器D、滤波器

61、仅具有置“0”和置“1”功能的触发器是（C

A、基本RS触发器B、钟控RS触发器

C、D触发器D、JK触发器

62、由与非门组成的基本RS触发器不允许输入的变量组合亍•京为（A）。

A、00B、01C、10D、11

63、钟控RS触发器的特征方程是（D）。

A、Qn+'=R+QnB、Qn+l=S+Qn

C、Qn+'=R+SQnD、Qn+'=S+RQn

64、仅具有保持和翻转功能的触发器是（B）.

A、JK触发器B、T触发器C、D触发器D、T'触发器

65、触发器由门电路构成，但它不同于门电路功能，主要特点是具有（C

A、翻转功能B、保持功能C、记忆功能D、置0置1功能

66、TTL集成触发器直接置0端示D和直接置1端在触发器正常工作时应（C）。

A、RD=1,SD-0B、RD=0,SD=1

C、保持高电平“1”D、保持低电平“0”

67、按触发器触发方式的不同，双稳态触发器可分为（C）。

A、高电平触发和低电平触发B、上升沿触发和下降沿触发

C、电平触发或边沿触发D、输入触发或时钟触发

68、按逻辑功能的不同,双稳态触发器可分为（D）。

A、RS、JK、D、T等B、主从型和维持阻塞型

C、TTL型和MOS型D、上述均包括

69、为避免“空翻”现象，应采用（B）方式的触发器。

A、主从触发B、边沿触发C、电平触发D、上述均包括

70、为防止“空翻”，应采用（C）结构的触发器。

A、TTLB、MOSC、主从或维持阻塞D、上述均包括

71、存储8位二进制信息要（D）个触发器。

A、2B、3C、4D、8

72、对于JK触发器，若J=K,则可完成（C）触发器的逻辑功能。

A、RSB、DC、TD、V

73、欲使JK触发器孽。向=。"工作，可使JK触发器的输入端（A）。

A、J=Q,KB、J—K—\

C、7=1,K=QD、J=Q,K=Q

74、欲使D触发器按Q"+i=Qn工作，应使输入。=（D）。

A>0B、1C、QD、Q

75、为实现JK触发里转换为D触发器，p使（A）。

A、J=D,K=1）8、J=1）,K=D

C、J=K=1）D、J=K=D

76、对于JK触发器，若J=K=1,则可完成（B）触发器的逻辑功能。

A、RSB、VC、TD、D

77、仅具有翻转功能的触发器是（C）»

A、JK触发器B、T触发器C、T'触发器D、D触发器

78、欲使JK触发器孽0"+i=。"工作，可使JK触发器的输入端（B

A、J=Q,K=%B、J—K—\

C、J=K=QD、J—K—Q

79、欲使D触发器按=0"工作，应使输入口=（C）o

A、0B、1C、QD、Q

80、由与非门组成的同步RS触发器不允许输入的变量组合亍为（D）。

A、00B、01C、10D、11

81、描述时序逻辑电路功能的两个必不可少的重要方程式是（B

A、次态方程和输出方程B、次态方程和驱动方程

C、驱动方程和时钟方程D、驱动方程和输出方程

82、用8421BCD码作为代码的十进制计数器，至少需要的触发器个数是（C）。

A、2B、3C、4D、5

83、按触发器状态转换与时钟脉冲CP的关系分类，计数器可分为（A）两大类。

A、同步和异步B、加计数和减计数

C、二进制和十进制D、八进制和十进制

84、一位触发器可以存储（A）个二进制代码。

A、1B、2C、4D、8

85、由3级触发器构成的环形和扭环形计数器的计数模值依次为（D）。

A、模6和模3B、模8和模8C、模6和模8D、模3和模6

86、下列叙述正确的是（D）

A、译码器属于时序逻辑电路B、寄存器属于组合逻辑电路

C、编码器属于时序逻辑电路D、计数器属于时序逻辑电路

87、以下（A）不是利用中规模集成计数器构成任意进制计数器的方法。

A、复位法B、反馈预置数法C、级联法D、反馈清0法

88、设计1个能存放8位二进制代码的寄存器，需要（A）触发器。

A、8位B、2位C、3位D、4位

89、在下列器件中，不属于时序逻辑电路的是（C）

A、计数器B、读/写存储器C、全加器D、寄存器

90、利用反馈预置数法构成N进制计数器，应将（B）所对应二进制代码中的“1”取出送入

与非门的输入端。

A、NB、预置数+N-1

C、N-lD、预置数+N

91、同步计数器和异步计数器比较，同步计数器的显著优点是（A）。

A、工作速度高B、触发器利用率高

C、电路简单D、不受时钟信号CP控制

92、把一个五进制计数器与一个四进制计数器串联可得到（D）进制计数器。

A、四B、五C、九D、二十

93、异步计数器和同步计数器比较，异步计数器的显著优点是（C）。

A、工作速度高B、触发器利用率高

C、电路简单D、不受时钟信号CP控制

94、对于一个8位移位寄存器，在串行输入时经（D）个脉冲后，8位数码全部移入寄存器

中。

A、1B、2C、4D、8

95、力口/减计数器的功能是（A）。

A、既能进行加法计数又能进行减法计数

B、加法计数和减法计数同时进行

C、既能进行二进制计数又能进行十进制计数

D、既能进行同步计数又能进行异步计数

96、通常将一次循环所包含的状态总数称为时序逻辑电路的（C）。

A、周期B、计数C、模D、真值表

97、当时序逻辑电路的触发器位数为n时，电路状态按二进制数的自然态序循环，经历的独

立状态（D）时称为二进制计数器。

A、n个B、2n个C、M个D、2n个

98、异步计数器74LS90的R01R02端具有（B）功能。

A、置1B、异步清零C、异步置9D、计数

99、异步计数器74LS90的S91s92端具有（O功能。

A、计数B、异步清零C、异步置9D、异步置1

100、74LS161集成计数器不具有（B）功能。

A、加法计数B、减法计数C、数据保持D、同步置数

二、判断题

1、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（乂）

2、异或函数与同或函数在逻辑上互为反函数。（，）

3、8421BCD码、2421BCD码和余3码都属于有权码。（x）

4、二进制计数中各位的基是2,不同数位的权是2的幕。（/）

5、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。（，）

6、在逻辑运算中，“与”逻辑的符号级别最高。（/）

7、二极管和三极管在数字电路中可工作在截止区、饱和区和放大区。（x）

8、利用约束项化简时，将全部约束项都画入卡诺图，可得到函数的最简形式。（x）

9、卡诺图中为1的方格均表示逻辑函数的一个最小项。（/）

10、在逻辑运算中，“或”逻辑的符号级别最高。（x）

11、一个n位二进制数，最高位的权值是211。（，）

12、十进制数45的8421BCD码是101101。（/）

13、余3码是用3位二进制数表示一位十进制数。（x）

14、二极管可以组成与门电路，但是不能组成或门电路。（x）

15、由二值变量所构成的因果关系称为逻辑关系。（/）

16、逻辑函数化简之后的最简与或表达式是唯一的。（x）

17、卡诺图化简逻辑函数的实质是合并相邻最小项。（/）

18、利用卡诺图化简逻辑函数时，4个相邻的最小项可消去2个变量。（/）

19、能够反映和处理逻辑关系的数学工具称为逻辑代数。（/）

20、卡诺图是一种平面方格阵列图，它将最小项按相邻原则排列到小方格内。（/）

21、所有的集成逻辑门，其输入端子均为两个或两个以上。（x）

22、根据逻辑功能可知，异或门的反是同或门。（/）

23、具有推拉式互补结构的TTL与非门可以实现“线与”逻辑功能。（x）

24、逻辑门电路是数字逻辑电路中的最基本单元。（/）

25、TTL和CMOS两种集成电路与非门，其闲置输入端都可以悬空处理。（x）

26、所有的集成逻辑门，其输入端子均为一个或一个以上。（/）

27、0C门可以不仅能够实现“总线”结构，还可构成与或非逻辑。（/）

28、74LS系列产品是TTL集成电路的主流，应用最为广泛。（/）

29、74LS系列集成芯片属于TTL型，CC4000系列集成芯片属于CMOS型。3）

30、CMOS电路的带负载能力和抗干扰能力均比TTL电路强。（x）

31、三态输出门可以实现“线与”功能。（x）

32、当两端输入与非门的一个输入端接高电平时，可构成反相器。（，）

33、74LS00是4组2输入与非门。（/）

34、当二输入或非门的一个输入端接低电平时，可构成反相器。（/）

35、利用三态门可以实现数据的双向传输。（/）

36、可以将多个普通TTL与非门的输出端直接连接在一起。（x）

37、0C门的输出端可以直接并联在一起。（/）

38、一个“非”门只有一个输入端和一个输出端。（，）

39、在所有的集成电路中，与非门的应用最为普遍。（/）

40、推拉式互补结构的TTL与非门有两个输出状态，即逻辑0和逻辑1,这两个状态都是高阻

输出。（x）

41、组合逻辑电路的输出只取决于输入信号的现态。（/）

42、3线一8线译码器电路是三一八进制译码器。（x）

43、已知逻辑功能，求解逻辑表达式的过程称为逻辑电路的设计。（/）

44、编码电路的输入量一定是人们熟悉的十进制数。（x）

45、74LS138集成芯片可以实现任意变量的逻辑函数。（乂）

46、组合逻辑电路中的每一个门实际上都是一个存储单元。（X）

47、编码和译码是互逆的过程。（/）

48、共阴极结构的显示器需要低电平驱动才能显示。（x）

49、共阳极结构的显示器需要低电平驱动才能显示。（/）

50、优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（/）

51、二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（，）

52、数据选择器和数据分配器的功能正好相反，互为逆过程。（/）

53、只有最简的输入、输出关系，才能获得结构最简的逻辑电路。（/）

54、在普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱。（/）

55、可以将两块74LS147集成芯片扩展应用。（x）

56、LED数码管笔划段型在结构上分为共阳极和共阴极两种。（/）

57、数值比较器是用于比较两位二进制数大小的电路。（x）

58、74LS138集成芯片的输出信号是高电平有效。（x）

59、一个3线-8线译码器能产生3变量函数的全部最小项。（/）

60、市场上没有专用的数据分配器器件，实际使用中，通常用译码器来实现数据分配的功能。

（/）

61、仅具有保持和翻转功能的触发器是RS触发器。（x）

62、基本的RS触发器具有“空翻”现象。（x）

63、同步RS触发器的约束条件是：R+S=0o（x）

64、JK触发器的特征方程是：Qn+】=jen+K。。（x）

65、D触发器的输出总是跟随其输入的变化而变化。（/）

66、把JK触发器的J、K两端连接在一起就构成了T触发器。（/）

67、触发器和逻辑门一样，输出取决于输入现态。（x）

68、触发器的输出不仅取决于输入现态，还和触发器原来的状态有关。（/）

69、CP=0时，由于JK触发器的导引门被封锁而触发器状态不变。（/）

70、JK触发器可以通过电路改接转化为D触发器。（/）

71、集成计数器通常都具有自启动能力。（/）

72、使用3个触发器构成的计数器最多有8个有效状态。（/）

73、同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。（x）

74、利用一个74LS90可以构成一个十二进制的计数器。（x）

75、用移位寄存器可以构成8421BCD码计数器。（乂）

76、十进制计数器由10个触发器组成。（x）

77、双向移位寄存器可同时实现左移和右移功能。（/）

78、异步计数器的计数速度快。（x）

79、十进制计数器是用十进制数码“。〜9”进行计数的。（x）

80、利用集成计数器芯片的预置数功能可获得任意进制的计数器。（/）

三、填空题

1、在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。

2、在正逻辑的约定下，“1”表示高电平,“0”表示低电平。

3、十进制整数转换成二进制时采用鱼里余_法；十进制小数转换成二进制时采用

乘2取整法。

4、逻辑代数的基本定律有交换律、结合律、分配律、反演律和吸收律。

5、最简与或表达式是指在表达式中与项中的变量最少,且或项也最少。

6、在化简的过程中，约束项（无关项）可以根据需要看作1或0。

7、卡诺图的画图规则：任意两个几何位置相邻的最小项之间,只允许•位变量的取值

不同。

8、一般都是按照进位方式来实现计数的，简称为数制。任意进制数转换为十进制数时，

均采用按位权展开求和的方法。

9、电子电路中的信号可分为两类，一类是时间连续的信号称为模拟信号，另一类是时间

和幅度都离散的信号称为数字信号。

10、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，

按照二个数码一组转换成八进制,按四个数码一组转换成十六进制。

11、集电极开路的TTL与非门又称为OC门,其输出可以线与。

12、TTL集成电路和CMOS集成电路相比较，TTL集成门的带负载能力较强,CMOS集成门

的抗干扰能力较强。

13、能实现基本和常用逻辑运算的电子电路称为门电路，常用的复合逻辑门有与非门、或

非门、与或非门、异或门和同或门。

14、TTL集成电路的子系列中，74s表示肖特基系列,741■表示低功耗系列。

15、功能为“有0出1、全1出0”的门电路是与非门;具有“有1出1,全0出0”功能的

门电路是或门。

16、TTL三态与非门除了具有1态和0态,还有第三种状态高阻态,三态门可以实现总线结

构。

17、所谓线与就是将两个以上的门电路的输出端直接并联起来,用以实现几个函数的逻辑

乘。

18、TTL与非门由输入级、中间级和输出级三部分组成。

19、当外界干扰较小时，TTL或非门不使用的闲置输入端应与地相接:CMOS门输入端

口为“与”逻辑关系时，闲置的输入端应接/；电平。

20、具有“或”逻辑端口的CMOS门多余的输入端应接低电平;即CMOS门的闲置输入端

不允许悬空。

21、在多数数据选送过程中，能够根据需要将其中任意一路挑选出来的电路，称之为

数据选择器,也叫做多路开关。

22、74LS147是10线一4线的集成优先编码器；

23、74LS148芯片是合线一工线的集成优先编码器。

24、74LS148的使能端M=_L时允许编码；当M=_1_时各输出端及5；、6；均封锁，编码

被禁止。

25、两片集成译码器74LS138芯片级联可构成一个4线一16线译码器。

26、能将某种特定信息转换成机器识别的二进制数码的组合逻辑电路,称之为编码器。

27、能将机器识别的一MiliL数码转换成人们熟悉的十进制或某种特定信息的组合逻辑电

路，称为译码器。

28、二一十进制译码器的功能是将8421BCD码0000'1001转换为对应0、9十进制代码的

输出信号。

29、数码显示器按显示方式分为分段式、点阵式和重叠式。

30、共阴极结构的数码管需要高电平驱动才能显示,共阳极的数码管需要低电平驱动才能显

zjso

31、组合逻辑电路的基本单元是门电路，时序逻辑电路的基本单元是触发器。

32、触发器有两个互非的输出端Q和0,通常规定Q=l,0=0时为触发器的状态；

0=0,0=1时为触发器的0状态。

33、两个气声门组成的基本RS触发器，正常工作时，不允许无=M=0,其特征方程为

Q"+l=S+RQ"约束条件为_++M=i_。

34、让T触发器恒输入“1”就构成了r触发器,这种触发器仅具有翻转功能。

35、为有效地抑制“空翻”，人们研制出了边沿触发方式的主从型JK触发器和维持阻

塞型D触发器。

36、通常把一个CP脉冲引起触发器多次翻转的现象称为空翻，此类触发器的工作属于

电平触发方式。

37、D触发器的输入端子有个，具有置。和置1的功能。

38、触发器有两个稳定状态，输出端Q=1时，触发器为1态;输出端Q=0时，触发器为。

态。

39、JK触发器的次态方程为。=JQ"+~KQn；D触发器的次态方程为（3向=。。。

40、T触发器具有的逻辑功能是保持和翻转。

41、时序逻辑电路通常由组合逻辑电路和存储电路两部分组成。

42、根据时序逻辑电路按各位触发器接受_时钟脉冲控制信号的不同，可分为同步时序逻

辑电路和^^时序逻辑电路两大类。

43、通常用驱动方程、状态方程和输出方程来描述时序逻辑电路。

44、可以用来暂时存放数据的器件称为寄存器，若要存储4位二进制代码，该器件必

须有4位触发器。

45、时序逻辑电路中某计数器中的无效码若在开机时出现，不用人工或其它设备的干预，计

数器能够很快自行进入有效循环体，使无效码不再出现的能力称为自启动能力。

46、若构成一个六进制计数器，至少要采用—一位触发器，这时构成的电路有上个有效

状态。

47、移位寄存器除有存储代码的功能外,还有移位功能。

48、通常模值相同的同步计数器比异步计数器的结构复杂，工作速度快。

49、用四位移位寄存器构成环行计数器时，有效状态共有_4_个；若构成扭环计数器时，其

有效状态是上个。

50、一位触发器可以存储L个二进制代码，存放n个二进制代码的寄存器，需用4位触发

器来构成。

四、简答题

1、逻辑代数与普通代数有何异同？

答：逻辑代数中仅含有0和1两个数码，普通代数含有的数码是0〜9个，逻辑代数是逻辑

运算，普通代数是加、减、乘、除运算。

2^什么是最小项？

答：一个具有n个逻辑变量的与或表达式中，若每个变量以原变量或反变量形式仅出现一次,

就可组成2n个“与”项，我们把这些“与”项称为n个变量的最小项，分别记为小

3、最小项具有什么性质？

答：①对于任意一个最小项，只有一组变量取值使它的值为1,而变量取其余各组值时，该最

小项均为0。

②任意两个不同的最小项之积恒为0。

③变量全部最小项这和恒等于1。

4、试述卡诺图化简逻辑函数的原则和步骤。

答：①根据变量的数目，画出相应方格数的卡诺图；

②根据逻辑函数式，把所有为“1”的项画入卡诺图中；

③用卡诺圈把相邻最小项进行合并，合并时就遵照卡诺圈最大化原则；

④根据所圈的卡诺圈，消除圈内全部互非的变量，每一个圈作为一个“与”项，将各“与”

项相或，即为化简后的最简与或表达式。

5、完成下列数制之间的转换

①(365)io=(101101101)2=(555)8=(16D)16

@(11101.1)2=(29.5)io=(35.4)8=(1D.8)i6

6、完成下列数制之间的转换

①(57.625)io=((111001.101)2=71.5)8=(39.A)i6

②(74)io=(1001010)2=(4A)16=(112)8

7、数字电路中，正逻辑和负逻辑是如何规定的？

答：数字电路中只有高、低电平两种取值。用逻辑“1”表示高电平，用逻辑“0”表示低电

平的方法称为正逻辑；如果用用逻辑“0”表示高电平，用逻辑“1”表示低电平，则称为负

逻辑.

8、简述逻辑函数等式的反演规则。

答：对于任意一个函数表达式F,如果将F中的”换成”换成，“0”换成

“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，那么得到的表达式就是F

的反函数。

9、与模拟电路相比，数字电路具有哪些优点？

答：(1)结构简单，便于集成化、系列化生产，成本低廉，使用方便。

(2)抗干扰性强，可靠性高，精度高。

(3)处理功能强，不仅能实现数值运算，还可以实现逻辑运算和判断。

(4)可编程数字电路可容易地实现各种算法，具有很大的灵活性。

(5)数字信号更易于存储、加密、压缩、传输和再现。

10、数字电路按集成度是如何分类的？

答：按集成度分类，由于数字电路由集成电路构成，故可将数字电路按集成电路芯片的集成

度分为小规模(SSI,每片数十器件)、中规模(MSI,每片数百器件)、大规模(LSI,每片数千

器件)和超大规模(VLSI,每片器件数目大于1万)数字集成电路。

11、用代数法化简逻辑函数

F=(A+B)C+AB

F=(A+历C+M

^AC+BC+AB

解：—_

=CAB+AB

=C+AB

12、用代数法化简下列逻辑函数

F=AC+AB+BC

F=AC+AB+BC

解：=AC+BCA

=AC+B

13、用代数法化简下列逻辑函数

F=7iBC+ABC+ABC+7JBC+ABC

F=IBC+ABC+ABC+ABC+ABC

解：=(ABC+~ABC}+(ABC+ABO+{ABC+ABO

=AB+BC++AB

14、用代数法化简下列逻辑函数

F=AB+BCD+CD+ABC+ACD

F=AB+BCD+CD+ABC+ACD

=A(B+BC+CD)+C(BD+D)

=A(万+^+}。)+5(8+万)

=A(B+C)+C(B+D)

解：=AB+AC+^D+BC

=AB+ABC+ABC+CD+BC

=AB+CD+BC

15、用代数法化简下列逻辑函数

F=AB+AC+ABC

F=A{B+C+~BC)

解：=A{B+C+6+C)

=A

16、用代数法化简下列逻辑函数

F=ABC+ABC+BC

F=BC(A+A)+BC

解：=BC+BE

=B(C+C)

-B

17、用代数法化简f列逻呼数

F=ABC+AB+AC_

F=ABC+A(B+C)

.=ABC+ABC

解：一

=A(BC+BC)

=A

18、用代数法化简下列逻辑函数

F=AB+~AC+~BC_

F=AB+C(A+万)

=AB+CAB

解：=AB+C

19、用代数法化简下列逻辑函数

F=屈+AC+BC+CD_

F=AB+C(A++CD

=AB+CA+27+CD

=4万+CAB+CD

=AB+C+CD

解：=痛+C+。

20、用代数法化简下列逻辑函数

F=ABCD+BC+AD

F=C{ABD+万)+应？

=ACD+~BC+~AD

=D(AC+A)+BC

解：=CD+AD+BC

21、用卡诺图化简下列逻辑函数

F=ABCD+BCCD

F=ABCD+~ABCD+BC+C~D

F=BC+CD+BC

23、用卡诺图化简下列逻辑函数

F=7BCD+~ABD+ABC+CD+ABD

24、用卡诺图化简下列逻辑函数

尸(ABCD)=Zm(l,2,3,5,6,7,8,9,12,13)

\CD

ABX00011110

解.FiABCD)=AC+CD+AC

25、用卡诺图化简下列逻辑函数

尸=（A、3、C、D）=1,6,7,8,12,14,15）

F=~ABCD+~ABD+ABC+CD+ABD

27、用卡诺图化简下列逻辑函数

F(ABCD)=Z帆(1,2,3,5,6,7,8,9,12,13)

\CD

ABX00011110

解.F(ABCD)=4?+

28、用卡诺图化简下列逻辑函数

尸=(A、3、C、D)=^w(0,1,6,7,8,12,14,15)

29、写出下图所示逻辑电路的最简逻辑函数表达式。

c“一_I-

a—

上图的逻辑函数式为：d

F=AB（C^D）^ABCTD

=（N+与）（C+。）+ABCDd

=AC-BC-AD-BD+A£CD

30、写出下图所示逻辑电路的最简逻辑函数表达式。

上图的逻辑函数式为："

产=（4+8）•（5+C）

=AB+AC+BC-

解：=疝+BC

31、写出下图所示逻辑电路的最简逻辑函数表达式。

解：Q

32、写出下图所示逻辑电路的最简逻辑函数表达式。

电路的逻辑函数表达式为：

F=~AB+AB

解：=

33、写出下图所示逻辑电路的最简逻辑函数表达式。

电路的逻辑函数表达式为:

F=A+B+A+A+B+B

=(A+B+A)(A+B+B)

=(M8+/)(.43+B)

=U+且3=/㊉8

34、写出下图所示逻辑电路的最简逻辑函数表达式。

F=AAB•BAB=AAB+BAB

=~AB{A+8）=（力+万）（4+B）

=AA+AB+BA+BB

解：=融+瓦！

35、根据下表所示内容，写出相应逻辑函数表达式，并分析其功能。

表组合逻辑电路真值表，

输入。输出。

ABCP尸Q

000。12

00120。

010。02

01120。

100。0-

10IP0。

110。0。

111*1P

解：从真值表输入、输出关系可写出相应逻辑函数式为：

F=JBC+ABC

显然，电路输入相同时，输出才为1，否则为0。因此该电路是一个三变量一致电路。

36、电路如图（a）所示，其输入变量的波形如图（b）所示。试写出L的表达式并判断图中

发光二极管在哪些时段会亮。

+5V

D-1(-L

toht2hUht6h

(b)波形图

解：由电路图可得，L=AB»CD=AB+CD,当L为低电平时，发光二极管会亮，由图中

列真值表分析：发光管在tl〜t2期间、t5〜t6期间会亮。

37、画出实现逻辑函数尸=4J+A豆C+Z?的逻辑电路。

解：对逻辑函数式进行化简：

F=AB+ABC+AC

=A(B+BC)+AC

=A(B+C)+AC

=AB+C

根据上述最简式可画出逻辑电路为:

38、已知输入信号A、B的波形和输出匕、丫2、丫3、丫4的波形，试判断各为哪种逻辑门，并

画出相应逻辑门图符号，写出相应逻辑表达式。

解：观察图示波形，判断出Y1是与门，丫2是异或门，丫3是与非门，丫4是同或门。它们相应的

图符号如下:

39、逻辑门的输入端A、B和输出波形如图所示，请分别写出逻辑门的表达式。

(b)

(b)F=AB(c)F=A+B

40、逻辑门的输入端A、B和输出波形如图所示，请分别写出逻辑门的表达式。

I：i-i-|：：I：：

(d)(e)

解：(d)F=AB+AB(e)F=AB+AB

41、已知TTL主从型JK触发器的输入控制端J和K及CP脉冲波形如下图所示，试根据它

们的波形画出相应输出端Q的波形（设。的初态为0）。

12345

__jb-Unur

I2345

CP

ru

n

解：

42、已知TTL主从型JK触发器的输入控制端J和K及CP脉冲波形如下图所示，试根据它

们的波形画出相应输出端Q