超高频通用单片集成锁相环路的研究

超高频通用单片集成锁相环路的研究

ne564是一种具有高频率的单级单通信息锁的常见方式，具有50hz的工作频率，在通信行业中占有很高的地位。本文介绍了用NE564等元器件构成调频解调、多频率倍频及移频解调器的原理并对各电路进行了分析,通过实验可以看出,上述电路产生的波形失真小,频率稳定度比较高。1fpga解调信号的测量NE564内部由7部分电路组成,有16个外接端脚,如图1所示。限幅放大器用于消除FM信号输入时,干扰产生的寄生调幅,其限幅电平在0.3V～0.4V之间。鉴相器采用双差分模拟乘法器,由压控振荡器反馈过来的信号从外部由3脚输入。另外,由2脚去改变偏置电流,控制鉴相器的增益,从而实现环路增益控制。压控振荡器(VCO):是改进型射极定时多谐振荡器,固有振荡频率与接在12、13脚的定时电容Ct有关。,R=100Ω是电路内部设定的。输出放大器与直流恢复电路是专门为解调FM与FSK信号而设计的。输出放大器是恒流源差分放大电路,它将来自PD的差模信号放大后,单端输出送至施密特触发器和直流恢复电路。施密特触发器和直流恢复电路共同构成FSK信号解调时的检波后处理电路。若环路的输入为FSK信号,即频率在f1与f2之间周期性跳变的信号,则鉴相器输出电压经输出放大器放大后的误差电压Vdm分为两路,一路直接送施密特触发器的输入端,另一路送直流恢复电路,直流恢复电路的14脚外接电容作低通滤波,产生一个稳定直流电压VREF再送施密特触发器的另一输入端作为基准电压。Vdm与VREF进行比较,当Vdm>VREF时,16脚输出低电平;当Vdm<VREF时,16脚输出高电平,这样就把FSK信号解调出来了。调节15脚的电压可以改变触发器上下翻转电平,上限电平与下限电平之差称为滞后电压VH。调节VH可消除因载波泄漏而造成的误触发而出现的FSK解调输出,特别是在数据传输速率比较高的场合,并且此时14脚滤波电容也不能太大。若环路输入为FM信号,那么在锁定状态,14脚的电压就是FM解调信号。电平变换电路:为了便于使用VCO的输出,通过电平变换电路产生TTL和ECL兼容的电平。2应用电路ne5642.1采集所需要的音频信号图2所示是用于调频广播的FM调频解调器,从NE564的6脚输入10.7MHz的中频FM信号,微调C2使VCO锁定在10.7MHz,调节W使输出波形最大不失真,这样在14脚就可以获得幅度较小的解调信号,再经IC2放大后就可得到所需要的音频信号了。2.2ic2b电路锁相倍频组成框图如图3所示。由NE564的3脚输入的分频信号与从NE564的6脚输入的参考信号进行鉴频,输出误差电压控制VCO,最终使VCO输出f0=Nfr的频率,达到倍频的目的。倍频器的实际电路如图4所示,74LS393为分频器,它由两个完全相同的单元组成(IC2A、IC2B)分别可以进行2分频、4分频、8分频和16分频。如果将IC2A中的16分频输出与IC2B中的时钟输入端相接则IC2B可以组成32分频、64分频、128分频和256分频。NE564的VCO振荡信号从9脚输出经W2与R5分压(74LS393的输入信号不能大于2.4V)由74LS393的1脚输入,分频后由NE564的3脚输入。NE564的2脚为增益控制端,调节W1可改变同步带大小。参考输入信号fR为50KHz的正弦波,峰峰值约为2V。NE564的12脚和13脚跨接定时电容C,C值由下式确定当f0=800KHz时,C=780PF(16倍频)在实际电路中,由于分布电容的存在,应比计算值偏小,因此C1～C7的取值分别为C1=470PF、C2=200PF、C3=100PF、C4=47PF、C5=15PF、C6=3.3PF、C7=5PF～25PF可调电容。连接J1、J2、J7、J8可进行16倍频,连接J2、J3、J7J9可进行32倍频,连接J3、J4、J7、J10可进行64倍频,连接J4、J5、J7、J11可进行128倍频。2.3有锁相环的tl表面活性剂在数字通信中,数字信号广泛采用移频键控(FSK)方式传输,在接收端可采用各种不同的方法解调FSK信号,而用锁相环解调FSK信号是一种性能较好的解调方法,图5是一个频率为10.7MHz,频偏为1MHz的FSK信号解调器。调整微调电容,可使锁相环始终跟踪并锁定在FSK信号的两个不同频率上,在环路滤波器输出端可解调出的数字信号,经内部电路放大和检波后的处理,在16脚可得到较为理想的TTL电平的矩形波输出。14脚外接电容作低通滤波器,可为施密特触发器提供一个稳定的直流参考电压,以控制触发器的上下翻转电平,这两个电平间的距离可由15脚外接的电位器调节。3v电源供电电路单片集成锁相环路NE564是一种多功能的集成电路,最高频率可达50MHz,采用+5V电源供电,在通信,特别是在数字通信中