时序逻辑电路分析报告

乙-1

外部输出Zm内部输出时序电路的状态存储电路输出2

D

时

序

逻

辑

电

路

的

基

本

概

念4.2.1

时

序

电

路

的

基

本

结构结构：一定包含存储电路(触发器组成),而且它的输出往往反馈到输入端，与输入变量一起决定电路的输出状态。特点：任意时刻输出不仅取决于该时刻输入，而且还与原来的状态有

关

。

具有

记

忆

功

能

。触发器是构成时序逻辑电路的最主要的单元XiXn内部输入组合电路存储电路

输入存储电路外部输入●●●●●●●●●●74.2.2

时

序

逻

辑

电

路

的

分

类

：按时序电路中触发器的动作特点来分：1.

同步时序电路2.异步时序电路按时序电路输出信号的特点来分：1.

米

里

型

(

Mealy

)2.莫尔型

(Moore)Z1Jd>C1Q₁1K&FF₂FF₁lQ₀

1异步：

没有统一的时钟脉冲或没有时钟脉冲，电路

的状态更新不是同时发生的。同步：

存储电路里所有触发器有一个统一的时钟源，

它们的状态在同一时刻更新。时序电路X“1’-CP-b

QCPFF₀FF₁Q₂Q₂1KQC11T1JLY=1jEkMCP

或

CPMealy型和

Moore型时序电路Mealy电

路电路的输出是输入变量及触发器现态的函数，这类时序电路亦称为Mealy型电路存储电路组

合

电

路组

合

电

路SI组

合

电

路组

合

电

路Moore

型

电

路电路输出仅仅取决于各触发器的现态，而不受电路当时的输入信号影响或没有输入变量，这类电路称为Moore

型电路存

储

电

路CP

或

CPEk工·MjI▶Zi组合

电路Q₁存储

电

路输出

方

程：Z;=G(X₁,…X,,Q”1,…Q"k)驱

动(

激

励

)

方

程

：Y;=H;(X₁…,X,Q”1,…Q”k)状

态

方

程

：

Q"+l;=F;(Y₁,..,Y,,Q"i,…Q"k)1.

逻辑方程组2.

状

态

表3.

状

态

图4.时

序

图i=1,...,

mi=1,...,ri=1,..,k4.2.3

时序

逻

辑电路的

描

述

方

法

：XiXnZm●●●●●●●●●●●●●●1DC1Q₀FFo1DC1。②₁FF₁&1举例说明时序逻辑电路描述方法：1.

逻辑方程组Q"+I=DQq+¹=(Q6+QF)AQ1+1=Q”A

₁)AD₁=Q₀AQ₀程D激

输出方程

Y=(Qo+Q₁)A状态方程组≥1CPDoD₁Q₀Q₁AY&&2.

状

态

表根据方程组列出状态转换表输出方程

Y=(Q0+Q₁)A状态方程组Q¹+¹=Q”AQ+¹=(Q6+Q")AQ”Q₀Q"+1Qn+1/YA=0A=10000/010/00100/101/01000/111/0110

O/10110状态表A/YO/100

011/00/1/1/010

11Q”Q₀Q+1Qo+1/YA=0A=10000/010/00100/101/0100

O/111/01100/101/03.状态图根据状态表画出状态图O/1

1/0状态表0/01/0CPAQoQ₁YQ”Q₀QQ₆+/YA=0A=10000/010/00100/101101000/111101100/101/0时序逻辑电路的四种描述方式是可以相互转换的4.时序图

根据状态表画出波形图状

态

表4.3

时

序

逻

辑

电

路

的

分

析4.3.1分析同步时序逻辑电路的一般步骤4

.

3

.

2

同

步

时

序

逻

辑

电

路

分

析

举

例4.3.3分析异步时序逻辑电路的一般步骤4.3.4异步时序逻辑电路分析举例时序逻辑电路分析的任务：分析时序逻辑电路在输入信号的作用下，

其状态和输出信号变化的规律，

进而确定电路的逻辑功能。分析过程的主要表现形式：时序电路的逻辑能是由其状态和输出信号的变化的

规

律呈

现出

来的。

所以，

分析

过

程

主

要是

列出电路

状态表或画出状态图、工作波形图。4.3.1

分

析

同

步

时

序

逻

辑

电

路

的

一

般

步

骤

：1.了解电路的组成：电路的输入、输出信号、触发器的类型等2.根据给定的时序电路图，写出下列各逻辑方程式：(

1

)

输

出

方

程

；(2)各触发器的激励(驱动)方程；(3)状态方程：将每个触发器的驱动方程代入其特性(状态)

方程得状态方程。3.列出状态转换表、画出状态图和波形图；4.确定电路的逻辑功能。1TC1FFo1TC1Q₁FF₁解：

(1)了解电路组成。电路是由两个上升沿触发的T

触发器组成的同步、Mealy时序电路。4.3.2

同

步

时

序

逻

辑

电

路

分

析

举

例例1

试分析如图所示时序电路的逻辑功能。xG₂&G₁To|ōCPT₁Q₀Q₁AY(2)根据电路列出三个方程组输

出

方

程

组

：

Y=AQ₁Q₀激

励

方

程

组

：

Q₀将激励方程组代入T触发器的特性方程得状态方程组T₁TQ0+1=A④Q0Qn+1=(AQ0)田Q1Q”Q0Qn+1gn+1/yA=0A=100OO/001/00101/010/01010/011/01111/00

O/1Q0+1=A⑧Q6Qn+1=(AQ⁶)BQ”Y=AQ₁Qo(3)根据状态方程组和输出方程列出状态表Q”Q0Qn+1g"+1/yA=0A=10000/001/00101/010/01010/011/01111/000/1(4)画出状态图(5)逻辑功能分析观察状态图可知，

电路是一个由信号A

控制的可控二进制计数器。当A=0时停止计数，

电路状态保持不变；当A=1

时，在CP

上升沿到来后电路状态值加1,一旦计数到11状态，

Y输出1,且电路状态将在下一个CP上升沿回到00。

输出信号Y的下降沿可用于触发进位操作。e₁Q

A/Y0/0

1/000

011/0101/00/00/O0/0/1/111例2

试分析如图所示时序电路的逻辑功能。解：

1.了解电路组成。电路是由两个下降沿触发的JK

触发器组成的莫尔型同步时序电路。2.写出下列各逻辑方程式：激励方程J₁=K₁=1J₂=K₂=X

Q₁输出方程Y=Q₂Q₁将激励方程代入JK触发器的特性方程得状态

方

程FF₁J₁=K₁=1

FF₂

J₂=K₂=X

Q₁Q"+I=JQ"+KQ"

Q"+

¹=JQ"+K

QO₂*=X⑥Q·Q"+X④Q"·QQ₂“+1=X

Q”

Q2O¹=1

·Q"+

1·Q^=Q整理得：Q2Q1Q?+1Q+1/yX=0X=10

O01

/O1

1/O0110/OO

O/O1

O1

1/OO1/O1

1O

O/11

O/1Q₂+=X④Q”④Q2状态转换表3.列出

其

状

态

转

换

表，画

出

状

态

转

换图Q*=9”

Y=Q₂Q₁Q2QiQz+1Qn+1/YX=0X=10O01/11/

001>

1

0/

00

0/010>11

/01/

O1

1—0

O/1>1

0

/1画

出

状

态

图状

态

图X/YQ₂Q000/1

1/01/111

0/0

104.

确定电路的逻辑功能.·X=0

时电路进行减1计数。电路功能：可逆计数器电路进行加1计数·X=1

时00

-

—

11

—

—

10

·

-0100

-

—

01

—

—10

—

110/01/01/0/001&1DC1Q₀EEoZo

Z₁

Z₂1.根据电路列出逻辑方程组：输出方程组

Z₀=Q₀

Z₁=Q₁

Z₂=Q₂激励方程组

D₀=Q₁Q。D₁=QD₂=Q例3

分析下图所示的同步时序电路。C1FF2C1EFLQoCPO₂1D1DQ₁Q₂Q₁Q2Q”QoQ²+1Qn+19a+1000001001010010100011110100001101010110100111110将激励方程代入D

触发器的特性方

程得状态方程Q"+1=D

状

态

表得状态方程Qn+¹=D₀=Q"QQn+1=D₁=Q02.列

出

其

状

态

表000001011

110

100

010

101k₂Q₁Q₀Q2Q”Q₀Qz+1Qn+1Qm+0000010010100101000111101000011010101101001111103.画出状态图状态

表111CPQ₀TQ₁Q₂3.

画

出

时

序

图4、

逻辑功能分析由状态图可见，

电路的有效状态是三位循环码。从时序图可看出，

电路正常工作时，各触发器的Q

端轮流出现一个宽度为一个CP

周期脉冲信号，循环周期为3Tcp。

电路的功能

为脉冲分配器或节拍脉冲产生器。000110111CPQ₀Q₁Q₂Q₂Q₁Q100

010Tcp0110011014.3.3

异步时

序

逻

辑电

路的分

析一

.异步时序逻辑电路的分析方法：分析步骤：1.

写出下列各逻辑方程式：{-

a

)时

钟

方

程

FFo

Oo

FF

Q₁

&

Zb)触发器的激励方程；

1D

1Dc)

输出方程

CL

CP|

C1

6Q0

CP

C1

o₁d)

状

态

方

程

2.列出状态转换表、画出状态图和波形图；3.确定电路的逻辑功能。④求电路状态方程触发器如有时钟脉冲的上升沿作用时，其状态变化；

如无时钟脉冲上升沿作用时，其状态不变。Q6+¹=Q₀”

CP₀=CLK1Q+¹=Q”

CP₁=Q₀t①

时

钟

方

程CP₀=CLK

1②输出方程③激励方程C

iQoD₀=QQ↑ZP₁=4.3.4.

异

步

时

序

逻

辑

电

路

的

分

析

举

例例

1

分析如图所示异步电路1.

写出电路方程式FFo1DCP|C1O₀O₀CPEF₁1D>C1D₁=Q₁O₁ā&ZCLKCLKQQOCP1CPnn+1n+1O个OO个个11个11

X个0个10个个0个01X个ΩO个00个个114.逻辑功能分析该电路是一个异步二进制减计数器，

Z

信号的上升沿可触发借位

操作。也可把它看作为一个序列信号发生器。3.

列

状

态

表、

画

状

态图Qo+¹=Q₀”

CP₀=CLK

1Q"+¹=Q"CP₁=Q₀1(X----无触发沿,个----有触发沿)Q₁Q₀/Z11/100/001/010/004.4

同

步

时

序

逻

辑

电

路

的

设

计同步时序逻辑电路的设计是分析的逆过程，其任务是根据实际逻辑问题的要求，

设计出能实现给定逻辑功能的电路。4.4.1设

计

同

步

时

序逻辑

电路

的一般步骤同步时序电路的设计过程由给定的逻

辑功能建立

原始状态图

和原始状态表确定激励方程组和输出方程组画出

逻辑图

并检查

自启动选择

触发

器类状态

分配状态

化简(1)根据给定的逻辑功能建立原始状态图和原始状态表①明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号。②找出所有可能的状态和状态转换之间的关系。③根据原始状态图建立原始状态表。(2)状态化简-----求出最简状态图；合并等价状态，

消去多余状态的过程称为状态化简等价状态：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。(3)状态编码(状态分配);给每个状态赋以二进制代码的过程。根据状态数确定触发器的个数，2n-1<M≤2n

(M:状态数；n:触发器的个数)(4)选择触发器的类型(5)求出电路的激励方程和输出方程；(6)画出逻辑图并检查自启动能力。同

步

计

数

器

的

设

计

举

例例：

设计一个同步5进制加法计数器(1)根据设计要求，设定状态，求得状态转换图和状态表。现态次态进位输出S

0S₁OS₁S₂OS₂S₃OS

3S4OS₄S

01S₁/0S₃/0(2)该状态图不

需化简。(So/0S₄/1S₂/0现

态次态进位输出Q₂n

Q₁

7Q₀

′Q₂+1Q+1Q+1ZOO0OO0OO1O1OOOO1OOOOO1OO【

】OOO1Qn

Qn+1JKO

OOO

111

O11

1O(4)选择触发器。选用JK触发器及其激励表。(3)状态分配，列状态转换编码表。现态次态激励激励激励进位输出Q₂n

Q₁n

()Q₂+1Q+1Q+2

KJ₁k₁UZ0O

O0

O

1

0

00

1

10

OOO01O】01OO0O11

1O11●1n+1JKO

0OO

11〇1

O②11

1②O(5)求各触发器的激励函数和进位输出函数。激励表11J2J1JOQ"Q"Q₂”

000Q”Q₀"Q₂

n0Q”Q"Q₂”

000

401

11

10②10②11>>\C”Q₀”Q₂′0k200双01②11>>101πQ₂'

00k001Q”Q₀”00

01!Q₂'nZ(

5

)

求

各

触

发

器

的

驱

动

方

程

和

进

位

输

出

方

程

。石=QKO=1J1=k₁=Q”2=QK2=1n'01Q”Q₀”01

11

10Q”Q"0111

10Z=Q²00②②11

10Q₂k101×”⑦0101001011111111/

1如

果

电

路

进

入

无

效

状

态

1

0

1

、

1

1

0

、

1

1

1

时

，在

CP脉

冲

作

用

下

，

分

别

进

入

有

效

状

态

0

1

0

、0

1

0

、

0

0

0

。

所

以

电

路

能

够

自

启

动

。010/0101/

1(001/0-(011/0(

7

)

检

查

能

否

自

启

动000/)100/)(

6

)

画

逻

辑

图

。110/

1例2:

设计一个串行数据检测器。

电路的输入信号X

是与时钟脉冲同步的串行数据，要求电路在X

信号输入出现110序列时，输出信号Z

为1,否则为0。如

：

输

入

序

列X=001101011001,

输

出Z=000010000100解：1.

根据给定的逻辑功能建立原始状态图和原始状态表分析：设初始状态为a,在a状态下若输入信号X=1,由于它是序列中的第一个数字，应把此状态记下，且进入b状态，

同时输出Z=0;若输入信号X=0,由于它不是序列中的第一

个数字，不必记忆此状态，下一个状态返回到a,且输出

Z=0。依此分析，得出原始状态图。现态次

态

/

输

出X=0X=1abCda/0a/0d/1a/0b/0c/0c/0b/0现态次

态

/

输

出X=0X=1a/0b/0ba/0c/0Ca/1c/02.状

态

化

简0/00/0(

1/00/1列出原始状态转换图及状态表b1/0C1/0a采用VHDL编写程序实现。利用有限状态机，从有限状

态机的信号输出方式上分为Mealy

型和

Moore

型。

这两种型式可互相转换Mealy

型：输出是当前状态和所有输入信号的函数，它

的输出是在输入变化后立即发生的，

不依赖于时钟的同

步，属于异步输出状态机。Moore

型：输出仅为当前状态的函数，

这类状态机在输

时钟使状态发生输出还必导化时生变入0/01/0aclkZXreset110序列检测器的图符Mealy

型110

序列检测器的状态转换图1/00/1CVHDL参见1/00/0bA状态，初始状态：输出0B状态，记忆1:输出0C状态，记忆11:

输出0D状

态，

记

忆11

0:

输

出

1输出仅为当前状态的函数采用

Moore型状态机的110序列检测器的状态图VHDL参见Sinulation

node:FunetionalMaster

Tine

Bar:

18.9T5

ns

Pointer

66.69

ns

Interval;

47.72

ns

Start:

End:NameV=1ne

at18.98

n:Ps

10.0

ns

20.9

ns

30.0

ns40.0

T50.0

ns60.0

ns

70.0

ns80.0

ns90.0

ns100.0

I.S

11018.9T5

isreseiclkXzB

OB

1B

1B

0meay110.yhdCompiahon

Report-Flow

Summay