电工与电子技术项目六 文档预览

了解并掌握常用中规模集成电路的性能和特点；了解并掌握编码器、译码器等常用器件的功能表、管脚图和内部逻辑图。知识目标：抢答器电路的设计与制作学习目标掌握使用仿真软件Multisim

10测试编码器、译码器等常用器件的方法；掌握使用中规模集成电路设计实用电路的方法；

掌握仿真调试由中规模集成电路组成电路的方法。学习目标技能目标：抢答器电路的设计与制作在很多竞赛或娱乐节目的场合，需要有抢答的环

节，如何确定抢答者的先后顺序，是主持人较难把握

的，抢答器电路可以很好地解决有关抢答的先后问题。抢答器电路应具有以下功能。项目分析抢答器电路的设计与制作抢答器可以同时供八位选手进行抢答，分别由开关控制。抢答器设置一个系统清除和抢答控制开关，由主持人控制。抢答器具有锁存与显示功能，即系统能锁定先抢答选手的编号并显示出来，直到主持人将系统清除为止。抢答器电路的设计与制作抢答器电路的设计与制作本项目需要完成下列内容。完成抢答器电路的设计。画出抢答器电路的逻辑图。完成抢答器电路的仿真调试。完成抢答器电路元件的电路连接。项目六抢答器电路的设计与制作要完成抢答器电路的设计，需要多个内容的互相配合，相应的知识环节如图6-2所示。抢答器电路的设计与制作抢答器电路的设计与制作任务一编码器的逻辑功能一、编码器的工作原理（一）4线-2线编码器4线-2线编码器有4个输入，2位二进制代码输出，其真值表见表6-1。由表6-1可知，在4个输入信号中，只有一个信号与其他信号不同，这个信号若为1称为高电平输入有效（高电平有效），若为0称为低电平输入有效（低电平有效）。由表6-1得到如下逻辑表达式。任务一编码器的逻辑功能（二）优先编码器当同一时刻出现多个有效的输入信号，会引起输出混乱。在数字系统中，特别是在计算机系统中，常常要控制几个工作对象，如计算机主机要控制打印机、磁盘驱动器、输入键盘等。当某个部件需要进行操作时，必须先送一个信号给主机(称为服务请求)，经主机识别后再发出允许操作的信号(服务响应)，并按事先编好的程序工作。任务一编码器的逻辑功能任务一编码器的逻辑功能任务一编码器的逻辑功能（三）二-十进制编码器1）8421码编码器因为输入有10个数码，要求有10种状态，而3位二进制代码只有8种状态，所以输出需用4位(2n>10，取n=4)二进制代码。这种编码器通常称为10线-4线编码器。任务一编码器的逻辑功能任务一编码器的逻辑功能任务一编码器的逻辑功能2）8421优先编码器任务一编码器的逻辑功能二、集成电路编码器（一）优先编码器74LS148任务一编码器的逻辑功能任务一编码器的逻辑功能6-5可知,该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI、输出使能端EO和优先编码工作

状态标志GS，优先级别由高至低分别为I7～I0。（二）优先编码器74LS147任务一编码器的逻辑功能任务一编码器的逻辑功能任务二译码器的逻辑功能一、二进制译码器把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路，称为二进制译码器。显然，若二进制译码器的输入端有

n个，则输出端为N=2n个，且对应于输入代码的每一种状态。2n个输出中只有一个为1，其余全为0，称为输出高电平有效；2n个输出中只有一个为0，其余全为1，称为输出低电平有效。因为二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。（一）3位二进制译码器由于n=3，即输入的是3位二进制代码A、B、C，而3位二进制代码可表示8种不同的状态，所以输出的必须是8个译码信号。任务二译码器的逻辑功能（二）集成3线-8线译码器由于n=3，即输入的是3位二进制代码A、B、C，而3位二进制代码可表示8种不同的状态，所以输出的必须是8个译码信号。任务二译码器的逻辑功能任务二译码器的逻辑功能任务二译码器的逻辑功能二、二-十进制译码器二-十进制译码器的功能是将8421BCD码0000～1001转换为对应0～9十进制代码的输出信号。这种译码器应有4个输入端，10个输出端，它的真值表见表6-8。其输出为低电平有效。任务二译码器的逻辑功能任务二译码器的逻辑功能任务二译码器的逻辑功能三、数字显示器（一）数码显示器数码显示器按显示方式分为分段式、点阵式和重叠式，按发光材料分为半导体显示器、荧光显示器、液晶显示器和气体放电显示器。目前工程上应用较多是分段式半导体显示器，通常称为七段发光二极管显示器（LED），以及液晶显示器（LCD）。LED主要用于显示数字和字母，LCD可以显示数字、字母、文字和图形等。任务二译码器的逻辑功能任务二译码器的逻辑功能驱动共阴极显示器需要输出为高电平有效的显示译码器，而共阳极显示器则需要输出为低电平有效的显示译码器。表6-9给出了常用的7448七段发光二极管显示译码器真值表。（二）显示译码器(代码转换器)任务二译码器的逻辑功能项目实施一、项目目的（1）了解并掌握抢答器电路的设计与调试方法。（2）掌握用仿真软件进行实际电路的设计与调试方法。项目实施二、项目要求设计电路应能完全满足项目题目的要求。绘出抢答器电路的设计框图。完成抢答器电路的设计图并进行仿真调试。完成抢答器电路的模拟接线安装。项目实施三、项目步骤（一）抢答器的功能可供8位选手进行抢答，各用一个抢答按钮，按钮编号从1～8，按钮编号与抢答选手编号对应。抢答器具有数据锁存功能，并将锁存的数据用

LED数码显示管显示出抢答成功者的编号。主持人具有手动控制功能，可以将抢答器手动清零复位，为下一次抢答做准备。项目实施抢答器一般由开关组电路、触发锁存电路、编码器电路、七段显示译码器和数码显示器等几部分组成，有些根据工作需要，还可以增加抢答时的音响效果电路、倒计时的限时电路等，本项目只需要完成基本的抢答电路设计即可。（二）抢答器的组成项目实施（三）8路抢答器的工作原理1.开关组电路8路抢答开关组电路如图6-14所示，可以看出其结构非常简单，电路中的电阻R为上拉限流电阻。当任一开关按下时，相应的输出为低电平，否则为高电平。本电路均采用CMOS集成

电路组成，故上拉电阻可取1

MΩ。项目实施项目实施2.触发锁存电路8路触发锁存电路如图6-15所示。图中74HC373N为八D锁存器，当所有开关均未按下时，锁存器输出全为高电平，经8输入与非门和非门后的反馈信号仍为高电平，该信号作为锁存器使能端的控制信号，使锁存器处于等待接收触发输入状态。当任一开关按下时，输出信号中必有1路为低电平，则反馈信号变为低电平，锁存器刚接收到的开关信息被锁存，这时其他开关信息的输入将被封锁而不能输入电路。可见，锁存电路是实现抢答器功能的关键。电路中，所选的8输入与非门为74HC30D。项目实施项目实施3.编码器如图6-16所示，74HC147N为10线-4线优先编码器，当任意输入为低电平时，输出为相应输入8421BCD码的反码，该编码器多余的输入端应接高电平。项目实施4.译码驱动及显示单元编码器实现了对开关信号的编码,并以8421BCD码的形式输出。为了将输出的BCD码显示出来，需要用译码显示电路。选择常用的七段译码显示驱动器4511BD作为显示译码电路。项目实施数码显示器件中的液晶显示器价格较高，驱动较复杂，并且仅能工作于有外界光线的场合，所以使用较少，大多情况下使用的是LED数码管。LED数码管有单字、双字和多字之分，尺寸也有大有小，一般小的数码管每个数字笔画为一个发光二极管，而尺寸较大的数码管一个笔画可能是多个发光二极管串接而成的，这样的数码管一般无法用译码驱动器直接驱动(其输出高电平一般为3

V左右)，这里选择单字LED数码管作为显示单元。译码驱动及显示单元如图6-17所示，LED数码管所接电阻为限流电阻。项目实施项目实施5.解锁电路当锁存电路被触发锁存后，若要进行下一轮的重新抢答，则需将锁存器解锁，可将其使能端强迫置1或置0（根据芯片的不同而定)，使锁存器处于待接收状态即可，现选择74HC32D或门构成解锁电路。将解锁开关信号与锁存器反馈信号相“或”后再加到锁存器的使能输入端，当解锁开关信号为1时，锁存器使能端输入为1，使锁存器重新处于信号待接收状态。解锁电路如图6-18所示。项目实施项目实施（四）电路仿真调试项目实施（五）进行8路抢答器电路的模拟接线安装项目实施四、注意事项（1）模拟接线完全按照在