实验七 计数器及其应用

实验七计数器及其应用一、实验目的学习用集成触发器构成计数器的方法掌握中规模集成计数器的使用方法及功能测试方法运用集成计数器构成1∕N分频器二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数器的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数电路。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。用D触发器构成异步二进制加∕减计数器图7-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T′触发器，再由低位触发器的端和高一位的CP端相连接。图7-1若将图7-1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器中规模十进制计数器74LS90，其内部是由四个下降沿J-K触发器组成的两个独立计数器。一个是二进制计数器，为时钟脉冲输入端，Q0为输出端；另一个是异步五进制计数器，为时钟脉冲输入端，Q3Q2Q1为输出端。R0A、R0B称异步复位（清零）端，S9A、S9B称异步置9端。表7-1是该计数器功能表。由该表可见：（1）复位端R0A=R0B=1以及置9端S9A或S9B之中有一个接“0”就实现计数器清零，即Q3Q2Q1Q0=0000。（2）置9端S9A=S9B=1以及复位端R0A或R0B状态任意就实现计数器置“9”，即Q3Q2Q1Q0=1001。（3）正常计数时，必须使R0A或R0B之中有一个接“0”，同时R9A或S9B之中有一个接“0”。表7-1输入端输出端复位端置9端Q3Q2Q1Q0R0AR0BS9AS9B110×000011×00000××1110010×0×计数×0×00××0×00×由74LS90组成十进制计数器、六进制计数器的原理电路如图7-2（a）、（b）所示。在图7-2（a）中计数脉冲送入端，从Q0输出端接端、这就组成8421BCD码十进制加法计数器。其功能如表7-2（a）所示。表7-2 计数器功能表（a）8421BCD码十进制计数器 (b)六进制计数器计数脉冲输出计数脉冲输出Q3Q2Q1Q0Q3Q2Q1Q00000000000100011000120010200103001130011401004010050101501016011060000701118100091001100000图7-2（b）是采用反馈置零法组成的六进制计数器原理图。在该电路中将Q1Q2分别反馈到R0A、R0B复位端。计数器由0000开始计数到出现Q3Q2Q1Q0=0110，就使R0A=R0B=1，于是计数器强迫立即清零。这样0110状态只是在第六个时钟脉冲下降沿瞬间出现，亦即计数器只能出现完整的六个状态，故称它为六进制计数器。其功能如表7-2（b）所示。(a)十进制（8421BCD码）计数器（b）六进制计数器图7-274LS90接成十进制、六进制计数器的原理图三、实验内容1．用74LS74触发器构成4位二进制异步加法计数器。 (1)按图7-1连接，RD接至逻辑开关输出插口，将低位CPO端接单次脉冲源，输出端Q3、Q2、Q1、Q0接逻辑电平显示输入插口。 (2)清零后，逐个送入单次脉冲，观察并列表记录Q3～Q0状态。(3)输入1KHZ的连续脉冲,用双踪示波器观察CP、Q3、Q2、Q1、Q0端波形，描绘之。（选做） (4)将图7-1电路中的底位触发器的Q端与高一位的CP端相连接，构成减法计数器，按实验内容（2）、（3）进行实验，构成并列表记录Q3～Q0的状态。（选做）加法减法计数脉冲输出计数脉冲输出Q3Q2Q1Q0Q3Q2Q1Q000000010001120010230011340100450101560110670111781000891001910101010111011111211001213110113141110141511111516000016 2．测试74LS90异步十进制计数器功能。 计数脉冲由单次脉冲源提供，R0A、R0B、S9A、S9B分别接逻辑开关，输出端Q3、Q2、Q1、Q0接指示器。按表5-3逐项测试并判断该集成块的功能是否正常。表7-3输入输出复位端置9端Q3Q2Q1Q0R0AR0BS9AS9B110000011000001110013．用74LS90构成十进制（选做）和六进制，按图7-2接线，在端加入手动单次脉冲，观察Q3、Q2、Q1、Q0状态记在自拟表格中。 五、实验预习要求复习有