FPGA学习：分布式RAM和Block ram_第1页
FPGA学习：分布式RAM和Block ram_第2页
FPGA学习：分布式RAM和Block ram_第3页
FPGA学习：分布式RAM和Block ram_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

FPGA学习：分布式RAM和Blockram以下分析基于xilinx7系列CLB是xilinx基本逻辑单元，每个CLB包含两个slices，每个slices由4个（A，B，C，D）6输入LUT和8个寄存器组成。同一CLB中的两片slices没有直接的线路连接，分属于两个不同的列。每列拥有独立的快速进位链资源。slice分为两种类型SLICEL，SLICEM。SLICEL可用于产生逻辑，算术，ROM。SLICEM除以上作用外还可配置成分布式RAM或32位的移位寄存器。每个CLB可包含两个SLICEL或者一个SLICEL与一个SLICEM.7系列的LUT包含6个输入A1-A6，两个输出O5，O6。可配置成6输入查找表，O6此时作为输出。或者两个5输入的查找表，A1-A5作为输入A6拉高，O5，O6作为输出。一个LUT包含6个输入，逻辑容量为2^6bit，为实现7输入逻辑需要2^7容量，对于更多输入也一样。每个SLICES有4个LUT，256bit容量能够实现最多8bit输入的逻辑。为了实现此功能，每个SLICES还包括3个MUX（多路选择器）F7AMUX用于产生7输入的逻辑功能，用于连接A，B两个LUTF7BMUX用于产生7输入的逻辑功能，用于连接C，D两个LUTF8MUX用于产生8输入的逻辑功能，用于连接4个LUT对于大于8输入的逻辑需要使用多个SLICES，会增加逻辑实现的延时。一个SLICES中的4个寄存器可以连接LUT或者MUX的输出，或者被直接旁路不连接任何逻辑资源。寄存器的置位/复位端为高电平有效。只有CLK端能被设置为两个极性，其他输入若要改变电平需要插入逻辑资源。例如低电平复位需要额外的逻辑资源将rst端输入取反。但设为上升/下降沿触发寄存器不会带来额外消耗。分布式RAMSLICEM可以配置成分布式RAM，一个SLICEM可以配置成以下容量的RAM多bit的情况需要增加相应倍数的LUT进行并联。分布式RAM和BLOCKRAM的选择遵循以下方法：1.小于或等于64bit容量的的都用分布式实现2.深度在64~128之间的，若无额外的block可用分布式RAM。要求异步读取就使用分布式RAM。数据宽度大于16时用blockram。3.分布式RAM有比blockram更好的时序性能。分布式RAM在逻辑资源CLB中。而BLOCKRAM则在专门的存储器列中，会产生较大的布线延迟，布局也受制约。移位寄存器（SLICEM）SLICEM中的LUT能在不使用触发器的情况下设置成32bit的移位寄存器，4个LUT可级联成128bit的移位寄存器。并且能够进行SLICEM间的级联形成更大规模的移位寄存器。MUX一个LUT可配置成4:1MUX.两个LUT可配置成最多8:1MUX四个LUT可配置成16个MUX同样可以通过连接多个SLICES达成更大规模设计，但是由于SLICE没有直接连线，需要使用布线资源，会增加较大延迟。进位链每个SLICE有4bit的进位链。每bi

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论