数字电子时钟实验报告

华大计科学院数字逻辑课程设计说明书题目：多功能数字钟专业：计算机科学与技术 班级：网络工程1班姓名：刘群 学号：1125111023 完成日期：2013-9一、设计题目与要求设计题目：多功能数字钟设计要求：1.准确计时，以数字形式显示时、分、秒的时间。 2.小时的计时可以为“12翻1”或“23翻0”的形式。3.可以进行时、分、秒时间的校正。二、设计原理及其框图数字钟的构成数字钟实际上是一个对标准频率�（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。图1所示为数字钟的一般构成框图。图1数字电子时钟方案框图图2LM555ＣＭ集成块图374LS90D集成块五、各功能块电路图1秒脉冲发生器主要由555定时器和一些电阻电容构成，原理是利用555定时器的特性，通过电容的充放电使VC在高、低电平之间转换。其中555定时器的高、低电平的门阀电压分别是2/3VCC和1/3VCC当电容器充电使VC的电压大于2/3VCC则VC就为高电平，然而由于反馈作用又会使电容放电。当VC小于1/3VCC时，VC就为低电平。同样由于反馈作用又会使电容充电。通过555定时器的这一性质我们就可以通过计算使他充放电的周期刚好为1S这样我们就会得到1HZ的信号。其中555定时器的一些功能对照后面目录。其中555定时器组成的脉冲发生器电路见附图4.图4555定时器组成的脉冲发生器由于我们要得到1HZ的信号，所以我们就可以通过555定时器充放电一次所需的时间的公式。将那时间设为1S�，然后设定两个电阻计算出另外那个电容值.在设定电阻值时我们要记住将电阻值设为比较常用的那种电阻值，得到的电容值也尽可能让它是比较普遍使用的。这样就避免了在实际组装过程中很难买到当初设定的那电阻和计算出的电容值。在这次设定中我们设定的电阻值RA=10KΩ，RB=62kΩ，C=10uF经公式�：f=1.43÷【（RA�+2�×�RB）×C】可得近似为1HZ。利用一个LED数码管�，一块74LS90D连接成一个十进制计数器，电路在晶振的作用下数码管从0—9显示�。见图5。图53、利用2片74LS90D芯片连接成一个六十进制电路，电路可从0—59显示。第一片74LS90D芯片构成10进制计数器，第二片74LS90D芯片构成6进制计数器。74LS90D具有异步清零功能。在第一片74ls90构成的十进制计数器中，当第十个脉冲来到时。此时他的四级触发器的状态为“1001”。这时他就会自动清零。同时给第二片74ls90构成的6进制计数器进一，第六个脉冲进位到来时，此时第二片74ls90芯片的触发器的状态为“0110”，这时QB,QC均为高电平。将QB与RO1相连，将Ro2与Qc相连，就会进行异步清零。如此循环就会构成60进制计数器�.见附图6.图6十六进制电路利用2片74LS90D芯片构成24进制计数器。一片构成二进制计数器，一片构成四进制计数器。由于74LS90D芯片清零是由两个清零端控制的，所以当第24个脉冲到来时，第一片74lLS90D芯片的Qc为高电平。第二片74LS90D芯片的Qb为高电平，让第一片74LS90D芯片的Qc与两片芯片的Ro1相连�.让第二片74ls90芯片的QB与两片芯片的Ro2相连。当第24个脉冲到来时就会进行异步清零。如此循环就会构成24进制计数器。见附图7.图724进制电路5、数字钟电路由于秒信号的精确性和稳定性不可能坐到完全准确无误，又因为电路中其他的原因数字钟总会产生走时误差的现象。所以，电路中就应该有校准时间功能的电路。在这次设计中教时电路用的是一个RS基本触发器的单刀双置开关，每搬动开关一次产生一个计数脉冲�.实现校时功能。见附图8。利用两个六十进制和一个二十四进制连接成一个时、分、秒都会进位的电路总图。见附图8图8总电路图六、心得体会在这次设计中我们深深地体会到了理论跟实践的不同，理论学的再好不会动手那也只能是纸上谈兵。我们了解了集成电路芯片的型号命名规律，懂得了没有某种芯片时的替代方法，以及在网上查找电子电路资料的方法，掌握了各芯片的逻辑功能及使用方法，进一步熟悉了集成电路的引脚安排，掌握了数字钟的设计方法，明白了数字钟的组成原理以及工作原理。掌握了计数器的工作原理，以及计数器进制的组成方法和级联方法，实现了一次理论指导实践、理论向实践过渡的跨越，虽然期间遇到一些困难，但这些困难却增强了我们分析问题、解决问题的能力，使我们以后不仅只学习书本中的理论知识，而且知道学以致用，动过动手实践是我们对书本中的理论知识掌握地跟牢固、理