数字电子设备的电磁兼容设计

数字电子设备的电磁兼容设计

1电容设计及工作原理兼容性是电子设备或系统的主要性能之一。兼容性设计是对设备或系统的功能和效率进行重要的保证。必须在设备或系统功能设计的同时,进行电磁兼容设计。电磁兼容设计的要求是使电子设备或系统满足电磁兼容标准的规定、具有两方面的能力:(1)能在预期的电磁环境中正常工作,无性能降低或故障;(2)不会对其他系统或设备的正常工作产生影响,成为其电磁环境中的电磁污染源。电磁兼容设计可分为系统内和系统间两部分,主要是对系统之间及系统内部的电磁兼容性进行分析、预测、控制和评估,实现电磁兼容和最佳效费比。系统间电磁骚扰控制技术包括:对有用信号的控制、对人为骚扰的控制、对自然骚扰源的控制。系统内电磁兼容设计包括:印制电路板的设计、有源器件的选用、以及电路板的布线、接地、屏蔽及滤波。本文主要讨论印制电路板的电磁兼容设计。印制电路板是构成数字电子设备的基础,保证印制电路板的电磁兼容性是整个系统设计的关键,正确地完成印制电路板的布线和设计应该使得:(1)板上的各部分电路相互间无干扰,都能正常工作;(2)印制板对外的传导发射和辐射发射尽可能降低,达到有关标准要求;(3)外部传导干扰和辐射干扰对印制板上的电路基本无影响。主要讲述两大问题:一是单、双层电路板的电磁兼容设计,二是多层电路板的电磁兼容设计。2共同的原则印制板上的电路虽然各式各样,但就布线和设计而言总是有些共同的原则应该遵循。在印制板布线时通常先确定元器件在板上的位置,然后布置地线、电源线,再安排高速信号线,最后考虑低速信号线,现在分别加以讨论。2.1连接器的布置(1)元器件布置的首要问题是对元器件的分组。元器件可以按照所用的电源电压不同来分组,可按照数字电路和模拟电路分组,也可按照高速低速、大电流小电流等来分组。这里建议首先以不同的直流电源电压来分组。如果使用同种电压的元器件中仍有数字和模拟元件之分,则可以再进行分组。按电源电压、数字及模拟电路分组后可进一步按速度快慢、电流大小进行分组。分组的目的是为了按组对印制板的空间进行分割,将同组的元器件放在一起,以便在空间上保证各组元件不至产生组间的相互干扰。(2)所有连接器最好都放在印制电路板的一侧,尽量避免从两侧引出电缆。这样的做法是为了减少产生共模辐射干扰的可能性。因为在板上有高速数字信号时,如果印制板产生共模辐射,则电缆是很好的共模辐射天线,振子天线会比单极天线产生更大的共模辐射干扰。(3)当高速数字集成芯片与连接器之间没有直接的信号交换时,高速数字集成芯片应安排在远离连接器处。图1(a)中,I/O驱动器被安排得离连接器过远,而高速数据集成芯片被安排得离连接器太近,因此高速数字信号有可能通过电场耦合或磁场耦合对输入输出环路产生差模干扰,并通过电缆向外辐射。如果高速数字集成芯片放在两个连接器之间,如图1(b)所示,则高速数字信号耦合到电缆上去的可能性更大。(4)输入输出(I/O)驱动器应该紧靠连接器,I/O信号从连接器引入后应马上进入I/O驱动器,不要在印制板上传输过长的距离,以免耦合上干扰信号。图1(c)是图1(a)的改进,图中I/O驱动器被移到连接器处,高速数字集成芯片移至远离连接器处。(5)在元器件安排时应考虑尽可能缩短高速信号线的长度,例如时钟线、数据线、地址线等。如果高速器件的信号线必须与连接器相连接,则应考虑把高速器件放在连接器处,尽量缩短走线,然后在稍远处安排中速器件,最远处安排低速器件。否则如果高速元件远离连接器,则高速信号将穿过整块印制板才能到达连接器,这将可能对沿途的中、低速电路产生干扰。这条原则似乎与第(3)条原则相矛盾,但实际上目的只有一个,即避免高速电路对低速电路的影响,只是情况不同,采取的方法不同而已。2.2线和线的配置(1)多层印制板保护分地即根据不同的电源电压、数字和模拟、高速和低速、大电流和小电流(它们都是不相容的)来分别设置地线,其目的是为了防止共地线阻抗耦合干扰。单面印制板和有些两面板用轨线做地线,即使轨线较粗,电感量也不能忽略,高频电流通过时仍有可观的电压降,所以一般都采用分地的方法。有些双面印制板和多层印制板用一个面作为地线层,与轨线电感相比面电感很小,在这种情况下是否需要分地要根据情况决定,原则是不相容电路的电流回路不要有公共部分。应该指出的是,分地并不是把各种地完全隔离、没有任何电气连接,分地后各种地还应该在适当位置连接起来,保持整个地层的电连续性。(2)双面板和集成芯片之间的供电环路不同时造成了信号耦合电源线布置应与地线结合起来考虑,以便构成特性阻抗尽可能小的供电线路。单面板和双面板的供电线路是由印制板的轨线组成的,为减小供电用轨线对的特性阻抗,电源轨线和地轨线应该尽可能粗,并且相互靠近,供电环路面积应该减小到最低程度,不同电源的供电环路不要互相重叠。如图2所示,双面板的电源供电线采用上下重叠的布置方法,各个集成芯片的电源脚和地线脚连接到同一个电源轨线对中,且集成芯片旁边加了高频去耦电容,从而使供电环路减小,并且各集成芯片的高频电流环路不会因相互重叠而产生磁场耦合。但这种布置仍然存在问题,如果使用不同电源供电轨线对的集成芯片之间有信号传输,则数字信号的回流将绕较大的圈子,从而增大信号环路的面积。解决的方法是采用井字形网状结构的供电布置,图3加了4条垂直放置的小型电源母线条,构成了井字形网状结构。此外图中各电源轨线对分别引到连接器端子上,而不是在板上先汇合成一对然后再连到连接器上,这样处理使共阻抗耦合进一步减少。2.3信号配置(1)注意各层中不同的信号隔离这样做的目的是避免相互之间产生耦合干扰。高频与低频、大电流与小电流、数字与模拟信号线是不相容的,元件布置中我们已经考虑了把不相容元件放在印制板上不同的位置,在信号线的布置上仍应该注意把它们隔离,一般可采取下面的措施:不相容信号线应相互远离,不要平行,分布在不同层上的信号线走向应互相垂直,这样可以减少线间的电场和磁场耦合干扰;高速信号线特别是时钟线要尽可能的短,必要时可在高速信号线两边加隔离地线,隔离地线两端应与地层相连接;信号线的布置最好根据信号的流向安排,一个电路的输出信号线不要再折回输入信号线区域,因为输入线与输出线通常是不相容的。(2)信号环路的设计减小信号环路的面积,是为了减小环路的差模电流辐射。环路辐射与电流强度和环路面积成正比,在电流强度确定的情况下,为了减小环路辐射,只有设法减小环路面积。信号环路不应重叠,这对于高速度、大电流的信号环路尤为重要,实际上减小面积比缩短信号线长度更有效。在单层和双层板上信号线及其回流线应紧贴在一起布置,最好是每条信号线都有自己的回流线,否则容易产生信号环路的重叠。前面已经讲过,在单面板和双面板中布置地线时采用井字形网状结构,在多层板中信号线不要跨越地层上的隔缝,其目的都是为了减小信号环路面积。(3)地层条件:双面板上的轨线当高速数字信号的传输延迟时间td>tr/4时,tr为信号的脉冲上升时间,应考虑阻抗匹配问题。对于tr=1ns的数字信号,轨线长5cm就满足上述条件了。在单面板和双面板上的轨线对的特性阻抗实际上很难控制,因为两条轨线要始终保持平行,宽度不变,才能保证特性阻抗不变。如果双面板有一面作地层,或采用多层板,则轨线与地层的特性阻抗对同一层上宽度和厚度相同的任何走向轨线都是相同的。一般为40-120Ω,这样就便于与集成芯片的输入或输出阻抗相匹配。(4)i/o信号滤除通常I/O信号的频率要低于时钟频率,所以高频去耦电容的选择应能保证I/O信号正常传输,而滤除高频时钟频率及其谐波。该高频去耦电容是为了抑制差模干扰,包括沿I/O线进入印制板和从印制板出去的干扰,所以该电容应接在I/O线的信号线与地线之间。3多层印制板设计原则在进行多层印制板设计时,首先要考虑的是带宽。数字电路电磁兼容设计中要考虑的是数字脉冲的上升沿和下降沿所决定的带宽而不是数字电路脉冲的重复频率。矩形周期数字脉冲的傅立叶展开有下面的形式CA=2At0+trT⋅sin[nπ(t0+tr)]/Tnπ(t0+tr)/T⋅sin[nπtr/T]nπtr/T(1)CA=2At0+trΤ⋅sin[nπ(t0+tr)]/Τnπ(t0+tr)/Τ⋅sin[nπtr/Τ]nπtr/Τ(1)式中,t0是数字脉冲宽度,tr是数字脉冲的上升时间,T是数字信号的重复周期。根据这个结果,可以把方波数字信号的印制板设计带宽定为1/πtr,通常要考虑这个带宽的十倍频。多层电路板的电磁兼容分析可以基于克希霍夫定律和法拉第电磁感应定律。根据克希霍夫定律,任何时域信号由源到负载的传输都必须有一个最低阻抗的路径。这个原则完全适合高频辐射电流的情况,如果高频辐射电流不是经由设计中的回路到达目的的负载,就一定是通过某个客观存在的回路到达的,这一非正常回路中的一些器件就会遭受电磁骚扰。在数字电路设计中,人们最容易忽略的是存在于器件、导线、印制板和插头上的寄生电感、电容和导纳。多层板设计要决定选用的多层板的层数。多层板的层间安排随着电路而变,但有以下几条共同原则:·电源平面应紧靠接地平面,并且安排在接地平面之下。这样可以利用两金属平板间的电容做电源的平滑电容,同时接地平面还对电源平面上分布的辐射电流起到屏蔽作用。·布线层应安排与整块金属平面相邻。这样的安排是为了产生通量对消作用。·把数字电路和模拟电路分开,有条件时将数字电路和模拟电路安排在不同层内,如果一定要安排在同一层,可采用开沟、加接地线条、分割等方法补救。模拟的和数字的地、电源都要分开,不能混用。数字信号有很宽的频谱,是产生骚扰的主要来源。·在中间层的印制线条形成平面波导,在表面层形成微带线,两者传输特性不同。·时钟电路和高频电路是主要的骚扰和辐射源,一定要单独安排、远离敏感电路。·不同层所含的杂散电流和高频辐射电流不同,布线时,不能同等对待。多层印制板设计中有两个基本原则用来确定印制线条间距和边距:·20-H原则具体表述如下:所有的具有一定电压的印制板都会向空间辐射电磁能量,为减小这个效应,印制板的物理尺寸都应该比最靠近的接地板的物理尺寸小20H,其中H是两层印制板的间距。在一定频率下,两个金属板的边缘场会产生辐射。减小一块金属板的边界尺寸使其比另一个接地板小,辐射将减小。当尺寸小至10H时,辐射强度开始下降,当尺寸小至20H时,辐射强度下降70%。根据20-H原则,按照一般典型印制板尺寸,20H一般为3mm。·2-W原则当两条印制线间距比较小时,两线之间会发生电磁串扰,串扰会使有关电路功能失常。为避免发生这种骚扰,应保持任何线条间距不小于两倍的印制线条宽度。印制线条的宽度取决于线条阻抗的要求,太宽会减小布线的密度,增加成本;太窄会影响传输到终端的信号的波形和强度。3.1信号和天线效应首先,要建立分布参数的概念,高于一定频率时,任何金属导线都要看成是由电阻、电感构成的器件。所以接地引线具有一定阻抗并且构成电气回路,不管是单点接地还是多点接地,都必须构成低阻抗回路进入真正的地或机架。25mm长的典型印制线大约会表现15-20nH的电感,加上分布电容的存在,就会在接地板和设备机架之间构成谐振电路。其次,接地电流流经接地线时,会产生传输线效应和天线效应。当线条长度为1/4波长时,可以表现出很高的阻抗,接地线实际上是开路的,接地线反而成为向外辐射的天线。最后,接地板上充满高频电流和骚扰形成的涡流,因此,在接地点之间构成许多回路,这些回路的直径(或接地点间距)应小于最高频率波长的1/20。选择恰当的器件是设计成功的重要因素,特别是在选择逻辑器件时,尽量选择上升时间比5ns长的,决不要选比电路要求时序快的逻辑器件。3.2高频去环和电源环路对于多层板,采用电源层-地层结构供电,这种结构的特性阻抗比轨线对小得多,可以做到小于1欧姆。这种结构具有一定的电容,不必在每个集成芯片旁加高频去耦电容,即使层电容容量不够需要外加去耦电容时也不一定要加在集成芯片旁边,可以加在印制板的任何地方。集成芯片的电源脚和地脚可以通过金属化通孔直接与电源层和地层连接,所以供电环路总是最小的。由于“电流总是走阻抗最小途径”原则,地层上的高频回流总是紧贴在轨线下面走,除非有地层隔缝阻挡,因此信号环路也总是最小的。可见电源层-地层结构与轨线对供电相比较,具有布置简单灵活、电磁兼容性好等优点。3.3磁辐射的原理时钟电路在数字电路中占有重要地位。同时时钟电路也是产生电磁辐射的主要来源。一个具有2ns上升沿的时钟信号辐射能量的频谱可达160MHz。因此,设计好时钟电路是保证达到整机辐射指标的关键。时钟电路设计主要应注意以下几个方面的问题。(1)结构的波阻抗和衰减常数计算各种由印制板线条构成的微带线和微带波导的波阻抗、相移常数、衰减常数等等。典型结构的波阻抗和衰减常数可从设计手册中查到。而特殊结构的微带线和微带波导的参数需要用计算电磁学的方法求解。(2)迟达到一定数值时由印制线条的相移常数计算时钟脉冲受到的延迟,当延迟达到一定数值时,就要进行阻抗匹配以免发生终端发射,使时钟信号抖动或发生过冲。阻抗匹配方法有串联电阻、并联电阻、戴维南网络、RC网络、二极管阵列等。(3)物理长度设计接在印制板线条上的容性负载对线条的波阻抗有较大的影响。特别是对总线结构的电路,