dds输出信号中噪声信号产生的原因分析

dds输出信号中噪声信号产生的原因分析

1dds输出频率和相位分辨能力不高,ds输出信号纯度不高,输出频率范围较低,很容易造成输出信号不信号的杂散信号,降低了输出信号的信噪比,使dds输出信号不稳定直接数字频率合成技术是一种重要的波形通信技术。sds技术具有快速频率变化能力（可达性级）的能力和相位分辨率能力，但sds技术输出的信号纯度不高，输出频率范围低，这限制了这项技术的广泛应用。DDS的频谱纯度不高,主要是DDS输出信号中包含大量的杂散信号,降低了输出信号的信噪比。本文定性分析了DDS输出信号中各类噪声信号产生的原因及其对输出信号的影响,根据其产生的原因,有针对性地在电路设计中采取措施,应用DDS芯片设计出高稳定高纯频谱的频率源。2相位累加器的杂散信号产生机理及信号转换DDS是全数字器件,由于DDS的结构特点决定了其有丰富的杂散信号存在,由于技术的水平限制,目前DDS的输出频率还比较低,以上两点是制约DDS更广泛应用的两个主要因素。但在100MHz以下的频率范围里面,DDS得到很广泛的应用。在这个频段上杂散信号影响输出信号纯度是DDS应用的主要问题,DDS的杂散主要来自以下4个主要方面。(1)DDS的相位累加器产生的相位截断误差是DDS杂散信号的主要来源。DDS为了达到高的频率分辨率,相位累加器的位数N通常取的都比较大,比如AD9851的相位累加器的位数是32位,如果对相位累加器中的每一个数进行寻址,则需要的ROM空间为2N×Sbit,其中S为正弦查找表的字长。基于成本和技术的考虑,没有DDS能用那么大容量的ROM,而是用相位累加器的高A位寻址,而将低B=N-A位舍弃,这样DDS输出的相位信号就有一定的杂散存在,这就是由相位截断产生的杂散。其输出信号信噪比。(2)DDS查找表每个相位字是有固定长度s位的,因此就要一些相位信息的损失,而这些损失是DDS背景杂散信号产生的来源,DDS输出信号和与量化杂散信号的功率之比为:。(4)DDS中DAC的特性不是完全理想的,造成输出信号有很多信号的交调产生一些杂散信号。DAC的非线性特性对DDS输出谱的影响表现为产生输出频率的谐波分量及这些谐波分量的镜像分量。并且输入的时钟信号不可避免地泄漏到输出电路中,在这里形成交调,使输出的信号更加恶劣。同时DDS数字部分的信号可能串入DAC电路中,高频信号从DAC中输出,电源线和地线上的干扰也会成为调制信号调制在DDS输出主频点上,对DDS的输出信号的频谱纯度产生严重影响。目前对DAC信号的输出还不能定量分析,在电路上采取一些措施可以将这部分的杂散信号有效抑制。DDS的相位噪声主要决定于时钟的相位噪声,理论上DDS的输出会改善,但是由于DDS器件内部的非理想性,使DDS输出信号的相位噪声恶化。3dds信号源设计DDS的杂散是其固有问题。要基于DDS设计高稳定高精度的频率源,就必须选用合适的DDS芯片,并且在电路设计中采取一些措施,设计出良好效果的滤波器来实现高纯频谱频率的输出。本设计的指标要求:能输出100个频点的信号,输出的信号噪声在60dB以下,输出的频率范围在30M～40MHz之间。在本设计中通过给DDS置入不同的频率控制字来产生不同的频率输出,实现100个频点的输出,采用了DDS芯片AD9851作为信号源的主要芯片,其相位累加器是32位,ROM寻址位A为14位,相位截断为18位,根据公式1计算得出相位舍位噪声和主谱线的幅度之比为,换算成分贝为-84dB,相位舍位造成的噪声信号可以忽略,而由公式6.02S+1.76db知AD9851输出由于DAC和rom有限位长造成的背景噪声的信噪比为62dB,满足输出的信噪比要求,AD9851输出信号的相位舍位噪声和DAC及rom有限字长产生的背景噪声都满足设计指标,要设计出满足指标的DDS频率源,则现在的关键就是DAC输出引入的其他噪声,这些噪声包括数字信号引入的噪声成分,这些噪声还包括从DAC模拟电源引入的噪声信号,DAC对这些噪声信号是个调制器,各类噪声信号都调制在主谱线的周围,这些噪声信号中低频信号对DDS的输出影响最大,因为这些低频信号调制在主输出频点的周围不能被输出滤波器有效地滤除。DDS的相位噪声主要决定于输入频率源的相位噪声,选用合适的频率源就能有效地降低DDS输出的相位噪声信号。根据以上的分析,在应用DDS芯片AD9851设计高稳高纯频率源时,其关键于不仅在于AD9851直接相关电路的设计,同时还必须尽量隔离数字信号和模拟信号,尤其不让数字线路中的高频噪声引入DDS中,为DDS芯片设计噪声很低的模拟电源,设计性能优良的滤波器,及选用合适的晶体振荡器。以下从AD9851的应用详细讨论基于DDS的高稳高纯频率源设计。3.1ad9851的并行和并行DDS芯片ad9851是美国ADI公司1996年推出的新一代高集成度DDS器件的频率分辨率达0.0291Hz,频率准确度可控制到4×109分之一,噪音电平-70dB以下,谐波失真衰减≥55dB,工作温度满足-40℃～+85℃,是一款性能比较优良的DDS芯片。其芯片引脚分配请参考AD9851的datasheet,AD9851内部的控制字寄存器首先寄存来自外部的频率、相位控制字,相位累加器接收来自控制字寄存器的数据后,决定最终输出信号频率和相位的范围和精度,经过内部D/A转换器后,所得到的就是最终的数字频率合成信号。如果相位累加器的位数为N,相位控制字的值为FN,频率控制字的位数为M,频率控制字的值为FM,系统外部参考时钟频率为30MHz,6倍参考时钟倍乘器使能,那么经过内部6倍参考时钟倍乘器后,可得到AD9851内部工作时钟FC为180MHz,此时最终合成信号的频率可由式(1)来决定,合成信号的相位由式(2)来决定AD9851的控制数据输入寄存器的方式有并行输入和串行输入两种。并行方式输入时序如图1,是通过8位数据总线D0～D7来完成全部40位控制数据的输入。复位信号RESET有效会使输入数据地址指针指向第一个输入寄存器,W-CLK上升沿写入第一组8位数据,并把指针指向下一个输入寄存器,连续5个W＿CLK上升沿后,即完成全部40位控制数据的输入,此后W＿CLK信号的边沿无效。当FQ＿UD上升沿到来之际40位数据会从输入寄存器被写入频率和相位控制寄存器,更新DDS的输出频率和相位,同时把地址指针复位到第一个输入寄存器,等待着下一组新数据的写入。串行方式如图2所示,W＿CLK上升沿把引脚D7上的数据按位串行移入到输入寄存器。40位输入结束后,任何W＿CLK上升沿到来都会造成数据顺序移出并导致原来数据无效,此时FQ＿UD端的上升脉冲就可以使40位数据更新芯片的输出频率和相位。在本设计中采用了并行置数的方式,对DDS的置数用单片机89C51完成。P1口作为8位的数据线连接AD9851的DO～D7脚,89C51的TXD和RXD脚分别连接AD9851的WCLK和FQ-UD两脚,P2.0脚连接AD9851的RST脚。先用工具产生频率控制数据的产生,再将数据作为数据部分存入89C51的flash中,89C51通过查表来确定频率控制数据。这种方法的好处是程序简单,占用单片机时间短,主要问题是不能产生任意频点的信号。因为本设计只需要100个固定的频点,所以采用的是查表法。3.2ad9851的滤波器设计DDS的杂散大是以DDS作为频率源的固有问题。这些杂散会恶化DDS输出信号的频谱,在电路设计中必须考虑对DDS所产生杂散的抑制问题。在本设计中也采用了以下方法以获得高纯高稳的频率源的输出。(1)模拟部分和数字部分的隔离在AD9851的电路部分中,数字信号传入模拟部分对输出信号的干扰可以通过数字信号线引入AD9851,这部分干扰中的高频信号会对输出产生严重的影响,用89C51输入时,数字信号的变化频率一般在300KHz以内,所以对这些信号可以用低通滤波器的方式以滤除,在本设计中的AD9851和89C51的连接线上都加装了一个一阶RC滤波器。数字信号对模拟部分干扰的另一个重要的途径是通过电源和地串入模拟部分,从电源引入的干扰将严重影响输出频谱的纯度,在最后的DAC中,电源的周期的纹波将被调制到输出的频谱中,使输出信号成为载频调制上噪声信号。如果是较低频率(f≤1M)的噪声被调制到输出信号中,则用普通的滤波器很难将此信号滤除。因此在电路设计中必须极力地避免从电源线和地中引入干扰信号,在AD9851的电源中必须将模拟地和数字地分开,模拟电源和数字电源完全隔开,且为模拟部分提供低噪声的电源。在本设计中,应用TI的REG103u5作模拟电源实现模拟电源和数字电源的完全隔离。这块线性稳压的芯片专门给AD9851的模拟部分供电。REG103是一款低压差的线性稳压芯片,具有极低的噪声,在最好情况下噪声电平小于33μVrms,输出最大电流小于500mA,芯片指标完全满足AD9851模拟部分对电源的要求。DDS模拟部分的供电通过REG103转换到+5V,和数字部分的+5V供电完全隔离。在让数字电源和模拟电源完全隔离的同时,也尽可能的让数字地和模拟地隔离开,在本设计中数字信号地在电源的输入端通过一个47UH的电感连接在模拟地上。以上措施使频率源的电源基本满足AD9851对电源的要求。(2)输出滤波器设计在DDS的DAC输出端频率源的输出端我们设计了一个专门的滤波器来滤除杂散。普通的DDS输出滤波器一般是用一个低通滤波器。而实际的DDS杂散信号并不仅存在于比主频点高的频带内,而往往是在全频带范围里面都存在。所以在本设计中使用带通滤波器作为DDS的输出滤波器。在带通滤波器中有切比雪夫,椭圆滤波器,巴特沃斯滤波器等滤波器可供选择。其中,巴特沃斯滤波器的通带内的波动较小,但带外抑制也比较小,且矩形系数较差,因此不太适合作为AD9851输出滤波器的使用。切比雪夫滤波器得带外抑制很好,但是其矩形系数不高在通带附近得衰减不是足够大,同时带内得纹波比较大,所以也不太适合作为DDS输出滤波器使用。椭圆滤波器是这三种中用相同的阶数能够得到最好得矩形系数,5阶椭圆滤波器在通带附近的频点可以得到40dB的带外抑制,很适合将杂散信号滤除。因此滤波器设计中采用了椭圆滤波器。图3是仿真滤波器频率响应的特性曲线,从图中,我们可以看到该滤波器的阻带内信号衰减在40dB以下,且从通带到阻带的过渡带很窄,完全满足AD9851对输出滤波器的设计要求。以确保输出频率信号应有的频谱纯度。(3)晶体振荡器的选择DDS的输出信号的频率为F=FM·FC/2N。假定晶体振荡器的频率误差为△f,则DDS输出信号为Fe=FM·(FC±△f)/2N,输出信号的相对频率误差为ve=△f/Fc。由此可知,DDS输出信号的频率稳定度和精度与晶体振荡器的频率稳定度和精度相等,在选择晶体振荡器时应以输出信号的频率稳定度和精度要求为准。本设计需求的指标要求输出信号的温度稳定度在±1ppm。根据上述公式,选择了30MHz的方波晶振,温度稳定度为±1ppm,相位噪声为120dB/kHz。4辅助电路设计通过采取以上措施,经实际系统联调、测试,证明本频率源达到了系