FPGA蓝牙控制电子琴_第1页
FPGA蓝牙控制电子琴_第2页
FPGA蓝牙控制电子琴_第3页
FPGA蓝牙控制电子琴_第4页
FPGA蓝牙控制电子琴_第5页
已阅读5页，还剩21页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

深圳大学考试答题纸课程编号XXXX课程名称数字系统设计主讲教师XXXX评分姓名XXX专业年级XXXXX显示模块，以及安卓手机的app应用软件，完成了对课题的基本功能的实现。界面如下在界面的最下部分编写陈谱，再点击装入，就会出现美妙的乐曲 3 3 3 4 3、A模块（VGA模块由周玲同学编写实现）4、分频器模块 7 86、资源利用以及布局布线后的时序 9 波特率设置模块以及检波接收到蓝牙主模块的启动信号分频器开始计数，检测信号是否达到否是输出启动信号检测模块（即上一个模器到分频模块到分频模块输出到VGA模块注意：因为调试初期是使用led来进行检测的，某些命名不方便改回来，因此就继根据各种音调的频率来定义每次计数的基数根据各种音调的频率来定义每次计数的基数//--------------------------------------接收到蓝牙主模块发送过记满了便进行输出//--------------------------------------inputclk;//时钟信号50Minputrst_n;//复位信号,低有效inputrs232_rx;//数据输入信号//数据输出信号wire[7:0]rx_data;//接收数据存储器,用来存储接收到的数据,直到下一个数据接收wirerx_int;//接收数据中断信号,接收过程中一直为高,/////////////////////////////////////////////////////////////////////////////////////////////////////////////////////子模块端口申明///////////////////////////////////uart_rxuart_inputbps_start;//接收到信号以后,波特率时钟信号置位,当接收到uart_rx传来的elseif(cnt==2603)//当波特率计数到一半时,进行采样存储inputclk;//时钟inputclk_bps;//高电平时为接收信号中间采样点outputrx_int;//接收数据中断信号,接收过程中为高regrx_int;//接收中断信号rx_int<=1'b1;//接收数据中断使能bps_start_r<=1'b0;//接收elseif(rx_int)begin//接收数据处理VGA数据接收以及编码代码VA数据输出代码if(clr)if(clr)/***********************************************************************/

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论