计算机组成原理考试题(B答案)_第1页
计算机组成原理考试题(B答案)_第2页
计算机组成原理考试题(B答案)_第3页
计算机组成原理考试题(B答案)_第4页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

一.填空题(每空1分,共10分)1、 2n、—2n-1 。2、 C4二G4+P4C3。3、 单体多字、多体并行。4、 左移1位、减1 。5、 组合逻辑型、存储逻辑型、组合逻辑和存储逻辑结合型。二、判断对错(每题1分,共10分)1、(J);2、(X);3、(X);4、(X);5、(J);6、(J);7、(X);8、(X);9、(J);10、(J);三.选择题(每题1分,共10分)12345678910CBBBCDADCD四.简答题(每题5分,计20分)1、名词解释:(1)数据通道宽度:数据总线一次能并行传送的位数,影响计算机的有效处理速度。(2)寻址方式:从形式地址生成有效地址的各种方式为寻址方式。(3)多级中断:又称中断嵌套,多重中断在执行某个中断服务程序过程中,CPU可以响应级别更高的中断请求。2、 什么是高速缓冲存储器?它与主存是什么关系?其基本工作过程如何?Cache介于CPU和主存之间,cache用来存放主存中正在使用的部分,cache和主存有机结合起来,借助于辅助硬件组成cache-主存层次。是主存活跃块的副本。读:命中,直接;未命中,从主存调入写:写直达法;写回法。(略)3、 什么是微命令、微操作、微指令?微程序和机器指令有何关系?微程序和程序之间有何关系?微命令是控制计算机各部件完成某个基本操作的命令,微操作是微命令的操作过程;微指令是指控制存储器中的一个单元的内容,既控制字,是若干个微命令的集合;一系列微指令的有序集合就是微程序,一段微程序对应一条机器指令;微程序是由微指令组成的,用于描述机器指令,是机器指令的实时解释器,由计算机的设计者事先编制好并存放在控制存储器中的。而程序由机器指令组成,是由软件设计人员事先编制好并存放在主存或辅存中的。4、 中断为什么要判优?有哪些具体的判优方法?各有什么优缺点?解:当多个中断源同时发出中断请求时,CPU在任何瞬间只能响应一个中断源的请求,所以需要把全部中断源按中断的性质和轻重缓急安排优先级,以保证响应优先级别最高的中断请求。中断判优的方法可分为:软件判忧法和硬件判忧法。前者简单,可以灵活地修改中断源的优先级别,但查询、判忧完全是靠程序实现的,不但占用CPU时间,而且判优速度侵。后者可节省CPU时间,速度快,但是需要硬件判优电路,成本较高。五.计算题(每小题5分,计20分)1、 已知X=0.11011,Y=—0.11111,用变形补码计算出X+Y、X—Y,并判断是否溢出。11.11100,不溢出;01.01010,溢出。结果2分,过程3分。2、 计算下列指令的有效地址。a:000000Q b:100000Q c:100010Q d:000005假定:上述指令均用八进制书写,指令的最左边是一位间接指示位(0为直接寻址,1为间接寻址),且具有多重间访功能;指令最右边两位为形式地址;主存容量32K单元,下表为有关主存单元的内容(八进制)。(5分)地址内容地址内容地址内容000001000020000310000000006063215000010467100000410254300007077710000020543040000510000100010100005a:00000b:54304c:46710d:000053、 某机CPU芯片的主振频率为8MHZ,已知每个机器周期平均包含4个时钟周期,该机器的平均指令执行速度为0.8MIPS,试问平均指令周期是多少us?平均每个指令周期包含多少个机器周期?若改用时钟周期为0.4us的CPU芯片,则平均指令执行速度又是多少MIPS?(5分)1.25us;2.5个;0.25MIPS4、 某计算机的页式虚存管理中采用长度为32字的页面。页表内容如下。计算当CPU程序按下列2进制虚拟字地址访存时,产生的实际地址。(5分)(1) 00001101 (2)10000000 (3)00101000虚页号实页号装入位0000110010010111011001100101101011001110

01011011000000未装入地址内容地址内容地址内容000001000020000310000000006063215000010467100000410254300007077710000020543040000510000100010100005六.设计分析题(每题15分,共30分)1、用74181和74182设计一个16位先行进位加法器,采用两级先行进位线路,需要多少片?画出组成框图。4片74181、1片74182(3分)2、要求用128KX16位的SRAM芯片设计512KX16位的存储器,SRAM芯片有两个控制端:当CS有效时该片选中。当W/R=1时执行读操作,当W/R=0时执行写操作。用64KX16位的EPROM芯片组成128KX16位的只读存储器。试问:需要使用数据线引脚数是多少?需要使用地址线引脚数是多少?共需多少片EPROM?画出此存储器组成框图。解:(1)存储器的总容量为:512KX16位(SRAM)+128KX16位(EPROM)=640KX16位。

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论