2022年重庆邮电大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)

2022年重庆邮电大学计算机科学与技术专业《计算机组成原理》科目1、某存储器容量为64KB,按字节编址，地址4000H~5FFFH为ROM区，其余为RAM区。若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是()。2、下述说法中正确的是()。I.半导体RAM信息可读可写，且断电后仍能保持记忆Ⅱ.动态RAM是易失性RAM,而静态RAM中的存储信息是不易失的Ⅲ.半导体RAM是易失性RAM,但只要电源不断电，所存信息是不丢失的IV.半导体RAM是非易失性的RAM3、在C语言程序中，下列表达式中值为True的有()。Ⅲ.123456789-(int(double)123456789A.仅I、ⅡB.仅I、ⅢC.仅Ⅱ、ⅢD.I、Ⅱ、Ⅲ、4、假定有4个整数用8位补码分别表示：rl=FEH,r2=F2H,r3=90H,r4=F8H,若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是()。5、下列关于定点数原码一位乘算法的描述正确的是()。I符号位不参加运算，根据数值位的乘法运算结果确定结果的符号位Ⅲ.假设两个n位数进行原码一位乘，部分积至少需要使用n位奇存器6、在下面描述的PCI总线的基本概念中，不正确的表述是()。A.PCI总线支持即插即用B.PCI总线可对传输信息进行奇偶校验C.系统中允许有多条PCI总线D.PCI设备一定是主设备7、假设某存储器总线采用同步通信方式，时钟频率为50MHz,每个总线事务以突发方式传输8个字，以支持块长为8个字的Cache行读和Cache行写，每字4B.对于读操作，方式顺序是1个时钟周期接收地址，3个时钟周期等待存储器读数，8个时钟周期用于传输8个字。请问若全部访问都为读操作，该存储器的数据传输速率为()。8、下列部件中，CPU存取速度由慢到快的排列顺序正确的是()。9、计算机()负责指令译码。A.算术逻辑单元B.控制单元(或者操作码译码器)C.存储器电路D.输入/输出译码电路10、流水线中有3类数据相关冲突：写后读相关、读后写相关、写后写相关。那么下列3组指令中存在读后写相关的是()。D.以上都不是11、对于字符显示器，主机送给显示器的应是显示字符的()12、从一条指令的启动到下一条指令启动的时间间隔称为()13、某计算机主存地址空间大小为256MB,按字节编址。虚拟地址空间大小为页框号01014GB,采用页式存储管理，页面大小为4KB,TLB(快表)采用全相联映射，有4个页表项，内容见下图14、某机器采用16位单字长指令，采用定长操作码，地址码为5位，现已定义60条地址指令，那么单地址指令最多有()条。15、假设某指令的一个操作数采用变址寻址方式，变址寄存器中的值为007CH,地址007CH中的内容为0124H,指令中给出的形式地址为B000H,地址B000H中的内容为C000H,则该操作数的有效地址为()。16、一位十进制数，用BCD码表示需位二进制码，用ASCⅡI码表示需位二进制码。17、总线仲裁部件通过采用策略或策略，选择其中一个主设备作为总线的下次，接管总线控制权。19、多媒体CPU是带有技术的处理器，它是一种多媒体扩展结构技术，特别适合20、指令字长度有、三种形式。21、主存储器的性能指标主要是、存储周期和存储器带宽。22、不同机器有不同的,RISC指令系统是指令系统的改进。34、设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路(简称存储基元)?欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。35、一个16K×16位的存储器，有IK×4位的DRAM芯片，内部结构由64×64构成，1)采用异步刷新方式，如果最大刷新间隔为2ms,则相邻两行之间的刷新间隔是多少?2)如果采用集中刷新方式，则存储器刷新一遍最少用多少个存储周期?设存储器的存储周期为0.5us,"死区"占多少时间?"死时间率"为多少(刷新周和y分别存放在寄存器A和B中。请回答下列问题(要求最终用十六进制表示二进制序列):1)寄存器A和B中的内容分别是什么?2)若x和y相加后的结果存放在寄存器C中，则寄存器C中的内容是什么?运算结果是否正确?此时，溢出标志(OF)、符号标志(SF)和ZF什么?加法器最高位的进位C。是什么?3)若x和y相减后的结果存放在寄存器D中，则寄存器D中的内容是什么?运算结果是否正确?此时，溢出标志(OF)、符号标志(SF)和零标志(ZF)各是什么?加法器最高位的进位Cn是什么?4)若将加法器最高位的进位Cn作为进位标志(CF),则能否直接根据CF的值对两个带符号整数的大小进行比较?37、某程序中有如下循环代码段p:"for(inti=0;i<N;i++)sum+=A[i];”。假设编译时变量sum和i分别分配在寄存器R1和R2中。常量N在寄存器R6中，数组A的首地址在寄存器R3中。程序段P起始地址为08048100H,对应的汇编代码和机器代码见下表。123456执行上述代码的计算机M采用32位定长指令字，其中分支指令bne采用如下格1)M的存储器编址单位是什么?2)已知sll指令实现左移功能，数组A中每个元素占多少位?3)表中bne指令的OFFSET字段的值是多少?已知bne指令采用相对寻址方式，当bne指令的转移目标地址计算公式。(译码及取数)、EXE(执行)、MEM(访存)、WB(写回寄存器),且硬件不采取任何转发措施，分支指令的执行均引起3个时钟周期的阻塞，则P中哪些指令的执行会由于数据相关而发生流水线阻塞?哪条指令的执行会发生控制冒险?为什么指令1的执行不会因为与指令5的数据相关而发生阻塞?38、某计算机的主存地址空间大小为256MB,按字节编址。指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为64B,数据Cache采用直接映射方式。现有两个功能相同的程序A和B,其伪代码如下所示程序A:程序B:假假定山inti,j,sum=0:intsumarray2(){sum+a[i][j];}按行优先方式存放，其首地址为320(+进制)。请回答下列问题，要求说明理由1)若不考虑用于Cache一致性维护和替换算法的控制位，则数据Cache的总容量为多少?2)数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号分别是多少(Cache行号从0开始)?3)程序A和B的数据访问命中率各是多少?哪个程序的执行时间更短?39、某计算机字节长为16位，主存地址空间大小为128KB,按字编址。采用单字长指令格式，指令各字段定义如图所示。0 OPMxR₁MdRd源操作数目的操作数转移指令采用相对寻址方式，相对偏移用补码表示，寻址方式的定义见表寻址方式的定义寻址方式助记符含义寄存器直接操作数=(Rn)寄存器间接操作数=((Rn))+1→Rn相对转移目标地址=(PC)+(Rn)回答下列问题：1)该指令系统最多可有多少指令?该计算机最多有多少个通用寄存器?存储地址寄存器(MAR)和存储器数据寄存器(MDR)至少各需要多少位?2)转移指令的目标地址范围是多少?3)若操作码0010B表示加法操作(助记符为add),寄存器R4和R5的编号分别为100B和101B,R4的内容为1234H,R5的内容为5678H,地址1234H中的内容为5678H,地址5678H中的内容为1234H,则汇编语句“add(R4),(R5)+”(逗号前为源操作数，逗号后为目的操作数)对应的机器码是什么(用十六进制表示)?该指令执行后，哪些寄存器和存储单元中的内容会改变?改变后的内容是什17、优先级公平主方18、控制器运算器20、单字长半字长双字长21、存储容量存取时间25、运算器存储器控制器由物理元器件构成的系统，计算机硬件是一个能够执行指令的设备。获得总线控制权的设备衡量显示器显示清晰度的指标，以象素的个数为标志。cache不命中时的一种更新策略，写操作时把对应的数据块从主存调入cache。设备的操作能够同步，而且硬件结构比较简单(2)程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些(3)直接内存访问(DMA)方式：数据传输速度很高，传输速率仅受内存访问时间的限34、解析：存储基元总数=64K×8位=512K位=219位。思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因为地址位数和字数成2的幂的关系，可较好地压缩线数。设地址线根数为a,数据线根数为b,则片容量为2a×b=219;b=219-a。总和=19+1=20;总和=18+2=20;总和=17+4=21;总和=16+8=24;由上可看出，片字数越少，片字长越长，引脚数越多。片字数、片位数均按2的幂变化。通过证明也是能得出结论的，我们要最小化a+b=a+219-4。在1≤a≤18时，F是单调递减函数，所以在这个区间最小值为F(18)=20,所以得出结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：地址线=19根，数据线=1根；地址线=18根，数据线=2根。35、解析：不论采用何种刷新方式，刷新都是从单个芯片的存储容量着手。1)采用异步刷新方式，在2ms时间内把芯片的64行刷新一遍，相邻两行之间的刷新间隔=2ms/64=31.25μs,可取的刷新间隔为31μs。2)如果采用集中刷新方式，则存储器刷新一遍最少用64个存储周期，因为存储器率”=32μs/2000μs×100%=1.6所以，寄存器A和寄存器B中的内容分别是BCH和BOH。2)①[x+y]m=[x]+[y]=10111100B+10110000B=(1)CH高位前面的一位1被丢弃，因此，寄存器C中的内容为6CH。2②寄存器C中的内容为6CH,对应的真值为+108,而x+y的正确结果应是-68+(-80)-148,故结果不正确。③溢出标志位(OF)可采用以下任意一条规则判断得到。规则1:若两个加数的符号位相同，但与结果的符号位相异，则溢出。规则2:若最高位上的进位和次高位上的进位不同，则溢出。通过这两个规则都能判断出结果溢出，即溢出标志位(OF)的内容不是正确的结果。结果的第一位0为符号标志(SF),为结果不为0,所以零标志ZF=0。为1,说明寄存器C中表示结果为整数。因综上，溢出标志(OF)为1,符号标志(SF)为0,零标志(ZF)为0。④加法器最高位向前的进位Cn为I。3)①[x-y]=[x]*+[-y]=10111100B+0101000001100B=OCH,最高位前面的一位1被丢弃，因此，寄存器D中的内容为CH。②对应的真值为+12,结果正确。③两个加数的符号位相异一定不会溢出，因此溢出标志(OF)为0,说明寄存器D中的内容是真正的结果：结果的第一位0为符号标志(SF),表示结果为正数：因为结果不为0,所以零标志ZF=0。综上，溢出标志(OF)为0,符号标志(SF)为0,零标志(ZF)为0。④加法器最高位向前的进位Ca为1。4)从2)和3)的例子就可得出，带符号整数-68和-80时，C。为1,而带符号数-68和80时，Cn一样为1,所以若将加法器最高位的进位Ca作为进位标志(CF).无法直接根据CF的值判断两个带符号整数的大小。37、解答：该题为计算机组成原理科目的综合题型，涉及指令系统、存储管理以及CPU三个部分内容，考生应注意各章节内容之间的联系，才能更好的把握当前考试的趋势。1)已知计算机M采用32位定长指令字，即一条指令占4B,观察表中各指令的地址可知，每条指令的地址差为4个地址单位，即4个地址单位代表4B,一个地址单位就代表了1B,所以该计算机是按字节编址的。2)在二进制中某数左移两位相当于以乘四，由该条件可知，数组间的数据间隔为4个地址单位，而计算机按字节编址，所以数组A中每个元素占4B。3)由表可知，bne指令的机器代码为1446FFFAH,根据题目给出的指令格式，后2B的内容为OFFSET字段，所以该指令的OFFSET字段为FFFAH,用补码表示，值为-6.当系统执行到bne指令时，PC自动加4,PC的内容就为08048118H,而跳转的目标是08048100H,两者相差了18H,即24个单位的地址间隔，所以偏移址的一位即是真实跳转地址的-24/(-6)=4位。可知bne指令的转移目标地址计算公4)由于数据相关而发生阻塞的指令为第2、3、4、6条，因为第2、3、4、6条指令都与各自前一条指令发生数据相关。第6条指令会发生控制冒险。当前循环的第五条指令与下次循环的第一条指令虽然有数据相关，但由于第6条指令后有3个时钟周期的阻塞，因而消除了该数据相关。38、解析：1)Cache结构如下。V此处的行即为块(Block)。直接映射下，每块的Cache结构一般分为4个部…:表示用于Cache一致性维护和替换算法的控制位。TAG:地址转换标记。如果不计算“…”部分，则Cache的大小由V、Tag和Data(数据)3部分组成。在直接映射中，可以将地址分为如下3个部分：快索引块内本题中，总的寻址位数为28位(228=256M):块内位为6位(25-64),5~0位；块索引为3位(23=8),8~6位。因此，Tag=28-6-3=19位，即27~9每行(块)的大小=V+Tag+数据=1+19+64×8位。数据Cache有8行，总容量为(1+19+64×8)×8/8=532B。2)由于数组在存储器中按行优先方式存放，因此每个数组元素占4B。数组a[0][31]在存储器中的地址为320+31×4=444=000110111100Ba[l][1]在存储器中的地址为320+(256+1)×4=1348=010101000100B按直接映射方式，地址分为3部分，块索引在地址的8~6位，因此两地址所对应的块索引分别为6(110B)、5(101B)。3)数组a中每个数据只用了一次，如果程序没有命中，则从主存中读入一块，大小64B,相当于16个整数。对于程序A,如果是按行连