扩展摩尔定律的bcd工艺技术

扩展摩尔定律的bcd工艺技术

1bipoli/dcd工艺技术特点2011年版，国际半导体技术咨询器对半导体技术的发展路径进行了总结和更新。以功能多样性为目标的扩大摩尔定法仍然是半导体技术发展的一个重要方向，如图1所示。扩展摩尔定律的实质是将不需严格遵从摩尔定律进行尺寸缩小的功能集中在同一芯片或封装中,以不同于CMOS数字电路的发展方式提供终端用户新增的使用价值。在模拟集成电路制造中广泛采用的BCD(Bipolar-CMOS-DMOS)工艺的出现和发展充分体现了扩展摩尔定律的这一内涵。BCD工艺技术是SGSThomson公司于上世纪80年代中期发明的在当时极具创新性的集成电路工艺技术。如图2所示,BCD工艺技术在同一芯片上集成了具有精确模拟功能的双极型(Bipolar)器件、数字设计的CMOS器件和高压大功率结构的DMOS器件等不同器件。模拟电路作为外部世界与数字系统之间的接口,CMOS逻辑电路作为信号处理的核心,而高压/功率部分则用于驱动外部负载。BCD工艺技术集中了Bipolar晶体管噪声低、精度高和电流密度大,CMOS晶体管高集成度、低功耗、易逻辑控制,以及DMOS器件耐压高、开关速度快,输入阻抗高、驱动能力强、热稳定性好等特点。通过在同一芯片内的不同功能电路的集成减少了系统内部的互连,降低了电磁干扰,提高了系统的可靠性、稳定性,同时也降低了系统功耗、体积、重量和总成本,整体表现出极好的综合性能。因此,BCD工艺技术自从诞生以来,得到了半导体工业界的广泛接受,许多集成器件制造(IDM)厂商和晶圆代工(Foundry)厂都积极投入到BCD工艺技术的开发和技术进步过程中。2命性变化变化BCD工艺技术的出现带来了模拟集成电路技术的革命性变化。经过近三十年的发展,BCD工艺技术在特征尺寸缩小、高压器件的结构设计优化、高低压隔离技术和金属互联改进等方面都取得了巨大的进步。2.1双极型工艺平台在同一芯片上整合越来越复杂和多样化的功能以及在各种应用环境下实现高性能和高可靠性是推动BCD工艺技术的特征尺寸不断缩小的源动力。第一代BCD工艺技术基于双极型工艺平台,特征尺寸为4μm。此后的BCD工艺技术切换到基于CMOS工艺开发并随之进步的发展路径。BCD工艺技术的特征尺寸缩小与数字电路CMOS相类似,但是由于需要在数字电路的高密度和功率器件的高压大电流特性之间进行平衡,因此BCD工艺技术特征尺寸缩小的步伐相对较慢。2013年底,当英特尔公司完成14nm工艺节点的CPU和SoC两项数字电路新工艺开发时,意法半导体的BCD工艺技术开发刚进入到90nm的工艺节点。2.2基于双极体掺杂的双扩散mos晶体vd在降低特征尺寸,获得更大的复杂性的同时,BCD工艺技术的其他的需求也得到了发展。BCD工艺技术中核心的功率器件的结构设计和性能优化也贯穿了BCD工艺技术进步的整个过程,主要功率器件的结构如图3所示。1986年ST推出的第一代BCD工艺技术是在双极型工艺的基础上加入从硅片正面引出的垂直双扩散MOS晶体管(VDMOS),其基本结构如图3a所示。VDMOS的漏极通过n型重掺杂的埋层和Sinker结构引出到硅片正面。为了更好地和CMOS技术相兼容,从第二代BCD工艺技术开始,DMOS改为采用横向双扩散MOS晶体管(LDMOS),并在小电流、高速开关的应用中得到广泛采用,其基本结构如图3b所示。LDMOS设计的主要目标是与CMOS工艺尽可能兼容,同时追求高的击穿电压和低的比导通电阻,并在这二者之间实现优化折衷。此外,ESD性能改善、抑制导通条件下热载流子注入效应和界面电荷的陷阱效应对低阻器件的影响也是LDMOS研究的重要课题。2.3提高设备隔离技术(1)p型表面活性剂的研制PN结隔离是双极型集成电路工艺中就已经开始采用的器件隔离技术,它通过在两个器件之间通过离子注入和高温推进引入额外的掺杂区域形成恰当的隔离。对于P型衬底上的n型外延,采用从表面到衬底的p型掺杂区域进行隔离。采用PN结隔离的BCD工艺结构示意图见图4。PN结隔离成本相对较低,在传统的CMOS工艺中较容易实现。其缺点是PN结的反向漏电流较大,高温时更严重,并且由于杂质的横向扩散,隔离区域会占用较多的芯片面积,通常用于0.5μm以上的BCD工艺技术。(2)dti结构设计当特征尺寸进入到0.25μm后,BCD工艺技术中采用了更为先进的DTI进行器件隔离。通常首先采用反应离子刻蚀形成宽度0.5-0.6um,深度在10-20um的深槽,之后采用热氧化的方式在深槽表面形成薄的二氧化硅层,然后在填充多晶或二氧化硅(如O3-TEOS),最后通过化学机械研磨(CMP)将多余填充材料磨去,形成所需的DTI结构,如图5所示。其中CMOS和LDMOS内部的隔离采用浅槽隔离(STI)。与PN结隔离相比,DTI可以改进隔离效果、提高击穿电压、缩小芯片尺寸、增加IC的密度,提高器件工作的可靠性。例如相同距离的相邻器件中寄生NPN晶体管的alpha值,在采用DTI后可以降低1/10,从而大大降低了寄生晶体管误操作的可能性。(3)器件结构和封装密度的结构为满足汽车电子等需要承受高温、高湿、强干扰等恶劣工作环境的要求,先进的BCD工艺技术中的采用了全介质隔离。与此前采用的体硅衬底材料(单晶硅和硅外延片)不同,全介质隔离采用了绝缘体上硅衬底材料(SIMOX和键合SOI),通过深槽结构形成器件之间的完全隔离,其结构示意见图6,业界通常也称之为SOI-BCD。全介质隔离由于没有额外增加PN结,器件之间没有寄生晶体管,不会发生闩锁效应。加上埋氧化层的分隔,彻底消除了器件与衬底以及器件之间的寄生效应,显著降低了芯片的漏电流,免电路受负极性电压、电流等的影响。全介质隔离降低了晶体管的导通电阻,减少发热量,芯片面积得以缩小,从而获得更大的封装密度。另外,全介质隔离的接触电阻和寄生电容很低,使得芯片具有高速、低功耗和抗辐照等优点,不同器件易于集成,可简化和加速芯片设计过程,因此全介质隔离的BCD工艺技术成为先进硅模拟集成技术的主流。2.4增加连层数成金融资金早期的BCD工艺技术采用2-3层的Al金属互联,进入深亚微米后,金属互连层数增加到4-5层,其中顶层金属采用厚铜,用于功率器件部分,顶层下的金属用于高密度数字电路。当BCD工艺技术进入到纳米工艺节点后,采用了多达6层全铜互联工艺,用于功率器件大电流布线的厚顶层的铜厚度可达10μm。3idm和fwellity平台BCD工艺技术作为模拟集成电路的重要工艺平台得到了全球IDM公司和Foundry厂的普遍重视。表1和表2分别汇总了全球领先厂商进入量产阶段的BCD工艺技术状况。4模拟器件与隔离性能的改善和8英寸相比,采用12英寸硅片的制造成本可以降低30%左右,继2009年德州仪器在半导体业界运行首座12英寸模拟集成电路fab之后,英飞凌和意法半导体也成为12英寸硅片模拟集成电路fab的拥有者。2013年底,在数字集成电路进入到10nm的工艺节点,BCD工艺技术的开发也进入到90nm以及65nm的节点。BCD工艺技术中的逻辑电路的集成度将进一步提高,门器件数量将从100k增加到500k,并在不增加光刻数量的情况下集成NVM内存。模拟部分的发展主要集中在优化模拟器件性能、增加无源器件的种类上。而对于功率器件,除了继续提高器件优值Rsp、降低栅电荷Qg、提升开关频率MHz水平、扩展的安全工作区外,为了解决由于特征尺寸的缩小,功率器件增益降低的问题,如3D结构的新型功率器件的设计开发尤为需要。为了满足高压大功率的发展需求,BCD工艺技术中的器件隔离有待进一步的创新设计。针对电流密度的提高,除了采用全铜互联工艺、继续提高厚顶层金属的厚度外,为了保证在有源区上金属层可靠地进行粗线径铜线的键合,并满足超过150℃的更高环境温度要求,需要对厚顶层铜的表面进行电镀处理,例如ST已开发厚度3.3μm左右的Ni/Pd电镀工艺,以满足键合与可靠性要求。除了上述在同一芯片上集成逻辑、模拟、内存和功率开关功能外,开发集成CPU、快速存储器等模块的高性能工艺平台,实现高度智能化也是BCD工艺技术的重要发展目标。5认识、开发和掌握先进的bcd工艺BCD工艺技术是符合扩展摩尔定律发展规律的一种先进的片上集成工艺,在电源管理、音频放大、电机驱动、医学超声成像、汽车电子等领域有着广泛应用,是模拟集成电路的重要技术组成。历经近三十年的发展后,BCD已经在高压、高功率、高密度等方面取得显著进步,并将继续在新的应用的推动下不断得到提升和发展。理解、开发和掌握先进的BCD工艺技术,对于提升中国集成电路设计制造水平,满足国内对高性能模拟集成电路自主可控的需求意义重大。本文工作得到工信部集成电路产业研究与开发项目《0.5μmBCD工艺平台建立》的支持。LDMOS的导通电阻对于照明、电机驱动和半桥逆变等应用过大。在电流密度大的功率开关