动态随机存取存储器m的制造技术与发展趋势

动态随机存取存储器m的制造技术与发展趋势

1芯片线宽稳定的影响因素民事芯片的能力与线条宽度密切相关。图1显示了20世纪80年代至2015年代民事芯片的线宽和功率趋势。过去20多年中DRAM线宽(特征尺寸)不断缩小,2003年缩至0.1µm。现在科学家们关心的问题是DRAM线宽能否进一步缩小,其容量和集成度能否继续遵循摩尔定律。通常以关键图形尺寸和可容许误差来确定芯片线宽的规格[2~4]:(1)关键图形尺寸。IC掩模图形中最重要(最细)的线宽、线距或接触点的尺寸大小,即IC电路设计中最具有代表性的掩模图形尺寸,亦称特征尺寸。(2)可容许误差。由设备和材料等变化引起的图形之间、圆片之间的尺寸变化,仍在容许误差范围内,称为可容许误差。对于深亚微米(﹤0.35µm)IC工艺来说,容许误差在±10%以内。影响DRAM芯片线宽稳定的因素有光刻工艺和测试状况等,如曝光对准度、显微镜分辨率、电子探测时像分辨率、线性度和信噪比等。另外,操作人员熟练程度和信号分析法也会影响到测量线宽。当线宽缩到几十纳米时,量子效应明显增强,电子能量不再连续变化,这时的器件便是量子器件。在线宽未接近几十纳米之前,可以认为DRAM线宽的理论极限为0.1µm。2主要制造技术2.1有机c或cqCMOS工艺是当今各类IC制造技术的主流,由它衍生出不同的工艺。图2示意了典型CMOS工艺的集成顺序和模块以及对应于不同电路的变化。图2中标准的CMOS工艺主要用于制作高性能、低功耗的数字IC;CMOS和Bipolar技术的结合,用于制作CMOS模拟器件和电路(有源器件、灵敏放大器、驱动器和电源电路等);而CMOS+特殊的存储电容制作工艺构成标准的DRAM工艺。由于DRAM属于超大规模集成电路(VLSI),所以它使用深亚微米硅栅5层以上互连的CMOS工艺,并且用从底向上的工艺顺序。图2中阴影框表示新增工序,虚线框表示可选工艺。2.2ram的电路结构典型的DRAM存储单元如图3所示,它包括一个开关MOS管和一个存储电容,字线通入选择控制信号,位线写入或读出信息,信息由存储电容的高低电平表示。完整的DRAM电路还需要地址选择器、I/O口驱动电路、电容刷新电路和输入/输出灵敏放大器等部件。(本文从略)。标准DRAM工艺的关键技术是如何提高存储容量和突破线宽0.1µm的极限,焦点是在减少器件面积的同时,保持或提高单位面积下的电容存储电荷量,即增加电容数值。目前国外有两种电容器结构适用于DRAM工艺:一是深槽电容,二是堆积电容,分别如图4(a)、(b)所示。两者的作用都是在纵向上增加单位平均面积下的电容总面积,所用介质层为高k物质,达到了增加电容数值的效果。30.13m线宽极限的推进和相关新技术的进展3.1电容器的储存虽然MOS管做得越来越小(栅长小到0.13µm左右),但是作为记忆元件的电容器,必须储存一定的电荷量。当DRAM线宽做小时,电容器面积也相应减小,故此时只有增大高度(深度),才能提高电容数值。但当制造约0.13µm栅长MOS管的DRAM时,便会达到MOS器件宽长比的极限值。3.2电流大、栅极漏大时长对产品的影响当线宽缩为0.1µm时,MOS管氧化层厚度将减至1.4nm,这会导致绝缘体内隧道电流大增。一般氧化层厚度每降低0.2nm,栅极漏电流约增大10倍,这一效应会使存储单元不能正常工作。因铁电材料具有远比硅高得多的介电系数,故用硅化钴、硅化镍、亚硝酸硅等材料来取代SiO2,这是提高MOS管栅极电容量、减少器件宽长比的有效途径。3.3核心介质:蜂窝式纳米多孔当DRAM芯片设计尺寸缩到0.1µm时,互连寄生电阻、寄生电容的延时成为高速DRAM芯片进一步提速的障碍,MOS管氧化物绝缘层及线间介质需用比SiO2绝缘层的介电常数更低的SiO2。目前引人注目的介质是蜂窝式纳米多孔SiO2,它有非常低的介电常数(1.5)、高机械强度、高击穿电场和高热稳定性,并且与硅有着较好的粘附性。同时要求介质中气泡直径为3nm。制作这种SiO2绝缘层可采用溶胶-凝胶工艺,并采用旋转淀积技术。3.4多层铜组分连续线由于DRAM中元器件的存储速度加快,铝引线因电阻较大、电迁移现象严重(产生空洞,增加接触电阻,甚至引起断线),而不能满足VLSI和ULSI的性能要求。对于大容量DRAM的制作技术,需要使用多层铜互连线,并确保无电迁移现象发生。铜具有较高的导热率,它有利于DRAM芯片的散热。目前可以将铜外引线制成15µm的直径,并使引脚距离小到35µm。这一间距的搭接片适用于1200脚的焊球网格阵列封装(BGA)技术。3.5其他光刻技术光刻是减小DRAM线宽的关键工艺技术。所谓光刻法,就是利用光源的导引对芯片进行蚀刻加工的过程。随着芯片特征尺寸的缩小,光源由可见光、紫外光(UV)普通光源向深紫外光(DUV)、极深紫外光(EUV)、X射线、软X射线投影、电子束和离子束投影等曝光光源方向发展。曝光对准机能提供的最小线宽△L≈kλ/NA,式中k为一常数,决定于光刻胶区分光量变化之能力;λ为曝光波长;NA为芯片的数值孔径。而聚焦深度σ=λ/NA2,因此这两者要求NA有一个较好的折衷数值。Intel公司正在研发线宽小于0.13µm的光刻技术。该公司使用波长为193nm氟化氩激光二聚物和波长为157nm的二氟激光二聚物激光光刻工艺以及EUV光刻技术。到2007年前后,该公司将应用45nm光刻设计尺寸,制备0.02µm特征尺寸的DRAMIC,到2009年左右将应用32nm光刻设计尺寸,制备0.016µm特征尺寸的DRAM芯片。在改进光刻工艺技术的同时,该公司还运用了其他的一些先进的技术。(1)相移掩模技术(PSM)。这是光刻技术的历史性突破,它使IC的线宽达到0.125µm,用于制备0.12µm特征尺寸的4GDRAM芯片。虽然目前PSM还是发展中的工具,但是它已经得到了国际上很大的关注以及制作DRAM芯片方面的应用。(2)偏轴照明技术。若采用该项新技术,则提高CMOSDRAM芯片的阱深达1倍以上。(3)光学邻近效应修正(OPC)。由于光线绕射的影响,IC掩模版图形边缘会产生失真效应,这就要靠计算机模拟来修正掩模版图形。OPC是PSM技术的扩展,它使人们扩大了光学工具的应用能力,极具竞争力,但它以更复杂、更昂贵的掩模工艺为代价。(4)X射线光刻技术。在光刻时,掩模版上的图形与转换到硅片上的图形为同样大小。光刻掩模版的材料有硅、氮化硅、碳化硅和金刚石膜,它们具有良好的散热能力、较低的热膨胀系数和良好的X射线透光度(>60%)。X射线光刻版上要有X光吸收剂,如金、钨、钽,厚度为300~800nm,以便使透光区与非透光区的X光穿透比大于10:1。因X射线及离子束光刻技术得不到大公司的支持,故影响了这些技术的推广应用。(5)电子束光刻技术。电子束的束斑直径小于10nm,它能穿蚀硅基片上薄膜达2.0µm的深度,并且电子束的定位精度优于25nm。一般利用步进电机驱动样品平台,精度可达1~2µm。该项技术先用激光进行控制,再用氦氖(波长λ=0.635µm)激光测距,准确度达到λ/128。(6)纳米蚀刻法。Intel公司在1971年推出自己的首款芯片4004时,其上的晶体管数目仅为2000只,但目前DRAM芯片上的晶体管数目最多已达1亿多只。为了解决传统光刻法在未来芯片制造业中所面临的作用问题,使摩尔定律继续保持它的有效性,有关专家提出了纳米蚀刻法(NIL)。美国普林斯顿大学斯蒂芬实验室的工作人员克里斯-凯梅尔对此作出了解释“NIL的工作原理与报刊印刷一样,即先设计好相应的模型。因此NIL也是先设计出相应的掩模版模型,然后蚀刻到芯片上,再通过紫外光对其进行加热或修正,这样,就能使今后DRAM芯片的加工准确度达到10nm的标准”。4中国表演业技术的进展和展望4.1应用型二机多能创造多功能设备进入21世纪后,PC机市场逐渐趋于下滑。为了适应计算机市场行情的变化,DRAM芯片制造技术应该向系统IC方向发展,倾向于开发多功能、多目标的生产设备,即一机多能。例如,多功能扫描镀膜机可以代替单一功能的多晶硅、氧化硅和氮化硅等离子增强型化学汽相蚀刻(CVE)设备。4.20.单一晶体的绝缘材料2001年8月,Intel公司就已成功研制出一只0.02µm的NMOS管。据称这一晶体管的栅极绝缘材料仍为SiO2,其绝缘层厚度仅为0.8nm,只有3个原子的间距,这意味着单一晶片上可以集成10亿个晶体管。可以预期,到2007年前后便可规模制备0.02µm的MOS管,到2009年左右则可制备出0.016µm的MOS管。4.3纳米计算机的研究由于目前大多数计算机使用的DRAM芯片已经达到其物理极限,体积无法再小,通电和断电的频率不能再提高,耗电量也不可再减小。因此科学家们认为,解决这个问题的途径是研制纳米晶体管,并用这种纳米晶体管来制作纳米计算机。2003年,美国加利福尼亚大学伯克利分校和斯坦福大学的科学家已成功地将纳米碳管植入硅片中。他们估计纳米计算机的运算速度将是现在的硅芯片计算机的1.5万倍,而且耗费的能量也会减少很多。4.4eswell3-kVIA公司2003年初宣布下一代微处理器名为“Esther”,将由IBM公司代工,采用90nm制造工艺和SOI、low-k技术。由于该纳米处理器采用新制程和技术,所以频率可达到2GHz。4.5通道ba自从2001年Ramtron公司生产出第一款1MbitFRAM(特征尺寸0.5µm)以来,预计更大容量的FRAM最迟在2005年前后出现,且其容量每年以4倍的速度增长。图5示出了未来15年中DRAM与FRAM集成度的增长趋势。由图可见,FRAM集成度的增长速度比DRAM快一些,这预示着未来10年内CMOSDRAM的主导地位有趋势被FRAM替代。因为FRAM是新一代的非易失性随机存储器,它既有与静态随机存储器(SRAM)加后备电池一样的快速读写和低功耗性能,又不需要电池,并且写入数据无延时,相当于有无限的擦写次数(多达100亿次以上),这种性能连ROM也望尘莫及。目前应用的铁电材料有SrBi(TaN)2O3薄膜,可靠度达到1010重写周期。经过多次循环处理和韧化处理,可获得较高的品质。4.6相变记忆特性铁电材料在居里点发生铁电体相变,相变后随温度升高,电阻率增加几个数量级。这一特性已被利用作为相变记忆材料。目前应用的相变薄膜是Tex-Ge-Sn基质的材料。相变记忆体DRAM在CMOS制造设备中可以制造出来,不需要添加其他的任何设备。4.7通道ramdmrtMRAM是基于巨磁阻(GMR)和隧道磁阻(TMR)效应以元件的磁化方向为依据,来储存0和1信息,因此所存信息非易失,而且存取时间仅为10ns,比DRAM的重写时间短得多。MRAM既有静态随机存储器(SRAM)的快速存取性能,又有DRAM的高集成度。MRAM性能优越,将有可能取代E2PROM。MRAM中记忆元件与DRAM的存储电容不同,无需更新,可以长时间地保持所存信息。有关MRAM的基本原理、存取过程和元件结构可参考相关文献。4.8bic的工艺设计双极CMOS(BiCMOS)工艺技术是将双极型器件工艺与CMOS工艺结合在一起,形成的一种兼容性工艺技术。它允许电路设计者在同一块DRAM芯片上既使用双极型器件,又使用CMOS器件。BiCMOS工艺具体可设计为,用双极型器件构成灵敏放大器来检测电路中微小的电压变化,并在DRAM刷新电路、外围电路需要驱动电容负载之处设置双极型器件输出级(因为DRAM行线、列线和写入/读出放大器等的输出端均存在着较大的分布电容),而在DRAM的主体——存储矩阵部分仍采用CMOS器件。这样制作对于DRAM来说非常有用,因为它一方面折衷地解决了高集成度、低功耗与高速之间的矛盾,另一方面当需要驱动大的输出压焊金属或连接不同电路单元的长互连引线(有时可能长达几毫米)时,很少出现半导体器件的特性退化现象[4~15]。5bic技术的系统选型进入21世纪以来,科学家们正在采用各种先进技术,致力于打破VLSI和ULSIDRAM线宽0.1µm的限制,例如,现已制备出0.02µm的MOS管,并已成功地将纳米碳管植入硅片中。目前半导体业界正在大力开发FRAM、相变记忆体RAM、MRAM等非易失性随机存取存储器作为新型计算机的内存,因此在不远的将来将能生产出供电后立即启动的计算机,不再需要将操作系统从硬盘移至内存这一费时