PMOS开关电路分析_第1页
PMOS开关电路分析_第2页
PMOS开关电路分析_第3页
PMOS开关电路分析_第4页
PMOS开关电路分析_第5页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

WordPMOS开关电路分析概述

负载(开关电路)日常应用比较广泛,主要用来控制后级负载的(电源)开关。此功能可以直接用IC也可以用分立器件搭建,分立器件主要用PMOS加三极管实现。本文主要讨论分立器件的实现的细节。

(电路分析)

如下图所示R5(模拟)后级负载,Q1为开关,当R3端口的激励源为高电平时,Q2饱和导通,MOS管Q1的VGS

提出问题

当Q1导通上电瞬间(电容)两端电压不能突变会出现很高的冲击(电流)。此电流很可能会损坏MOS管或者触发前级电源的过流保护,所以此冲击电流并不是我们想要的。接下来给R3端口加单脉冲激励源,观察Q1(D)处的冲击电流。

通过(仿真)观察电流记录数据图表发现Q1(D)处的电流峰值为约20A,稳态电流为1A。峰值较大给电路造成很大压力,接下来我们要想办法将此冲击电流降下来,保障电路的安全。

故障分析

MOS的可以等效成下图右侧的电路模型,

输入电容Ciss=Cgs+Cgd,

输出电容Coss=Cgd+Cds,

反向传输电容C(rs)s=Cgd,也叫米勒电容

MOS的启动波形

t0—t1阶段

这个过程中,驱动电流ig为Cgs充电,Vgs上升,Vds和Id保持不变。一直到t1时刻,Vgs上升到阈值开启电压Vg(th)在t1时刻以前,MOS处于截止区。

t1—t2阶段

t1时刻,MOS管开始导通,Id开始上升了。这个时间段内驱动电流仍然是为Cgs充电,Id逐渐上升,在上升的过程中Vds会稍微有一些下降,这是因为下降的di/dt在杂散电感上面形成一些压降。

t2—t3阶段

从t2时刻开始,进入米勒平台时期,米勒平台就是Vgs在一段时间几乎维持不动的一个平台。此时漏电流Id最大。且Vgs的驱动电流转移给Cgd充电,Vgs出现了米勒平台,Vgs电压维持不变,然后Vds就开始下降了。

t3~t4阶段

当米勒电容Cgd充满电时,Vgs电压继续上升,直至MOS管完全导通。

从上述周期看出MOS管开启过程主要受Cgs和Cgd共同影响。如果延长开启过程主要是延长t1—t2阶段和t2—t3阶段,在负载确定的情况下主要是增大Cgs和Cgd等效电容来实现。

仿真实践

在原有电路中加入C3和C4100nF电容

仿真得出启动时电流波形为,其中红线为Q1的Vgs波形绿线为C4(1)测到的启动电流波形

明显对比之前不加C3、C4电容时启动冲击电流波形峰值下降,开通时间变长,并且尖峰后移。

调整C3和C4的值为1000nf时,效果更加明显

实验结论

实验得出增加MOS

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论