工具材料进外文翻译译文

1软件无线电-使用FPGA的载波同步和定时恢复ChrisDickXilinxInc.2100LogicDrive,SanJose,CA95124,USA fredCollegeof Engineering,SanDiegoStateUniversity,SanDiegofred.harris@MichaelDepartmentof ElectricalandComputerEngineering,BrighamYoungUniversitymdr@ee.SDR中可以执行许多复杂的信号处理SDR中实施各种功能。现场可编程门FPGASDR的载波和定时同步的使用。通过描QPSKCostasFPGA机制。符号定时恢复SDR正在成为一个可行的标准，以满足在这一领域的需求。SDR支持多模和多波段的操作模式，以便系统选择和操作。TDMA，FDMA，CDMA方案和多层次同步控制。从物理层开始，向上支持开放系统互连OSI协议栈。择包括特定应用标准产品ASSP，全定制芯片，指令集，基于数字信号处理器DSPGPP。在当前功率系统中，硬件解决方案最好使用一1本文翻译来自“SMSpangenberget.al.Afastcarriersynchronizationalgorithmforburst-modeMPSKJ],WirelessPersonalCommunications,13(1),May2010:195-204.”。师大量时间都花在如何解决SDR中大量硬件和软件同步的问题上。本文探讨技术开发，建模并生成FPGA的载波和定时循环。本文组织如下：供一个锁相回路PLL理论，描述Costas环采用正交载波恢复和执行相移键控QPSK调制的简要回顾：FPGA的设计开发，Matlab和Simulink概述，FPGA逻4节描述适合在FPGA中实现定时恢复的技术，该技术基于相关的匹配滤波器。第5节，得出结论。亨利大卫梭罗说：如果一个人没有跟上他的同伴，也许是因为他听到不1~20MHz50MHz的模拟降频转换，转换为数字数据的模拟数25千符号/秒。采样率。采样率的增加，使在载体上的上变频和放置波形可以通过调用在DSP领域采用一个正弦和余弦载波相乘的波形样本。对于该例，我们可让样品到501用于QAM和QPSK14比特宽的半字节。4位半字节是用来识别一个预选16位基带波形，并将其放置在载体上，交付给调制器的信道。基于DSP方式，使用作为地址的半字节，输出四种幅度为In的一个表[3,1]。QN[3,1]波称该过程是16正交幅度调制或16-QAM正交幅度调制。2中所示的是通用PLL2基本部分组成：相位检测器，电压控制振荡器VCO和环路滤波器。相位检测器PLL内响应误差信号的变化。环路滤波器的设计，可用来跟踪3在一个全数字接收机中，数字锁相环DPLL3中所示。DPLLIIRKIKP控制滤波器的转角频2中的VCO被替换为一个数字频率合成器DDS。鉴相器实现图中圆弧功能。QPSK载波的恢复和符号的检测，如图4所示的QPSK调制方案。I在分支或轨道上处理。该限幅器强制忽略信号是关于环路滤波器和压控振荡器的使用，如图2中所示的基本PLL操作。QPSK用VHDL流量和用于生产的Xilinx内核生成最终设计。5显示了浮点运算Simulink65Simulink数字模型的QPSK科斯塔斯环-FPGA环路滤波器。由DDS产生载波。12ADC8×1281344片。Costas129Xilinx内核生成过滤器需要10个时钟周期，以计算一个新的输出。该过滤器的位时钟是一个DDS使用一个简单的相位截断架构。使用量化的Simulink模型，1024点的正弦/LUT12位的精度，被认为足够应用。使用四分之一波对称正弦/余弦，LUT只需要一个单一的Virtex块RAMBRAM。BRAM双端口IQDDS28位的加法14QPSK科斯塔斯环占据约1000个逻辑片。发射机产生复杂的伪随机序列与过量的Q=0.25的带宽，同时塑造了内插因收机信号频率与对应的本地振荡器相比，有频率和相位上的偏移。原因是Costas环是允许跟踪频率和相位偏移的相干解调。如图7中的重复序列，提供了载波恢7aQPSK7b是相应的眼图。用该波形的正确符号。施加到导致旋转信号的频率变换，如在图7c所示的星座。图7d所示的接收器眼图清楚地表明，眼帘是封闭的，表示不能进行有效的符号方法是用Costas环的振荡器监控相位函数干扰信号。显示在图7e和图7f，在达到几百个样本后循环结束。两个相位功能，或相位误差之间的差异，在图7g。最后的解旋转星座图显示在图7h中。7a:QPSK调制星座b:眼图-变送器c:旋转星座频率偏移量d:眼图-接收器e:输入和输出相道;f:输入和输出相道-爆炸视图;g:相位误差;h:的旋转星座量化模型的开发利用是在Simulink的定点模块组上。这种方法允许压缩高度。Simulink的浮点运算模型的完成和验证，需要约30分钟，生成量化解决方6中，一个浮点和一个定点的环路滤波器是并行操作的。图中这两个滤波器的如图8所示：28所SN驻留在一个零交叉轨迹。过零点过零点检测是过零点被添加到8眼图QPSKI通道的关系，常见定时同步技术：a:采用斜率最大似然估计的眼睛在目前的估计;b:过零检测器或加德纳回路;c:最小方差抖动循环和衍生匹配滤波器产生各点处的斜率。匹配滤波器的斜率乘以匹配滤波器的输//2个匹配过滤器样1个匹配滤波器采样/符号。因此，可以简单地放弃所有其他匹配滤为这些样本点之间是不太可能采用最佳采样点在相对应的两个样本之间使用插9M是一个采样/28K5M个点恰当定相，然后提供给该系10所示的脉冲响应。每个多相滤波器的分区长度取决于多余带宽16个样本/160个样值。多相分区由一组11中所示的眼图张度最大时被替换。最上方的计数器是一个模连接到匹配滤波器的输出和定时估算的准确度的量化误差是判断接收器性5dPSK13306SFIRITS除系数值外，该过滤器载波恢复环路的FPGA实现环路滤波器中使用相同结构。环路滤波器工作采样率在2M样本/符号。在本例中为L6样本/符号。须支持多种调制格式和空中接口标准。要实现这一目标，FPGA提供了灵活性，SDR打开了新的服务SDR软件定义了系统的性质，但目前，它通常是一个模拟硬件的组合，结ASIC，FPGADSP的软件。国家先进半导体工艺技术FPGA制造商的快速开放FPGA在SDR信号有了新的机遇。而经常执行的ASICDSP处理器的同步，可在FPGAQPSK科斯塔斯环和差分匹配滤波器的硬件形式，H.Meyr,M.MoeneclaeyandS.A.Fechtal,Digitalcommunicationreceivers,JohnWiley&SonsInc,NewYork,1998.B.Sklar,Digitalcommunicationsfundamentalsandapplications,PrenticeHall,EnglewoodCliffs,NewJersey,1988.TheMathworksInc,Matlab,Gettingstartedwithmatlab,Natick,Massachusetts,USA,1999.TheMathworksInc,Samulink,Dynamicsystemsimulationformatlab,UsingSimulink,Natick,Massachusetts,USA,1999.XilinxInc,Theprogrammablelogicdatabook, coregen/index.htmC.H.DickandF.J.harris,“Direct-forFPGA”,SPIEInternationalsymposiumonvoicevideoanddatacommunication:reconfigurabletechnology:FPGAsforcomputingandapplicationsstream,Boston,MA,USA,September20-21,1999.7C.H.DickandF.J.harris,“Direc