集成触发器及其应用实验报告

实验报告课程名称数字逻辑实验项目名称实验6：集成触发器及其应用班级与班级代码11软件工程1班实验室名称（或课室）ss1-337专业软件工程任课教师冯波学号：11251104102姓名：陈佳润实验日期：2011年12月01日广东商学院教务处制姓名陈佳润实验报告成绩评语：项目得分实验报告完整性实验报告格式实验过程实验结果正确性实验分析情况总分指导教师（签名）年月日实验六：集成触发器及其应用一、实验目的1.掌握基本RS、D和JK触发器的逻辑功能及测试方法。2.熟悉D和JK触发器的触发方法。3.了解触发器之间的相互转换。二、实验设备和环境1.数字电路实验箱 1个3.示波器 1台三、消耗材料和工具1．数字万用表 1个2.集成电路与非门 74LS00 1片双D触发器 74LS74 1片双JK触发器 74LS112 1片3.其它元器件：连接线若干四、实验原理触发器是基本的逻辑单元，它具有两个稳定状态，在一定的外加信号作用下可以由一种稳定状态转变为另一稳定态；无外加信号作用时，将维持原状态不变。因为触发器是一种具有记忆功能的二进制存贮单元，所以是构成各种时序电路的基本逻辑单元。1.基本RS触发器由两个与非门构成一个RS触发器如图2.5.1(a)所示。其逻辑功能如下：(1)当S=R=1时，触发器保持原先的1或0状态不变。(2)当S=1，R=0时，触发器被复位到“0”状态。(3)当S=0，R=1时，触发器被置位于“1”状态。(4)当S=R=0，尔后若S和R同时再由“0”变成“1”，则Q的状态有可能为1，也可能为0，完全由各种偶然因素决定其最终状态，所以说此时触发器状态不确定。基本RS触发器的特性方程如下：EMBEDObject2.D触发器D触发器是由RS触发器演变而成的。逻辑符号如图2.5.2所示，其功能表见表2.5.1，由功能表可得Qn+1=D(2.5.2)常见的D触发器的型号很多，TTL型的有74LS74(双D)、74LS175(四D)、74LS174(六D)、74LS374(八D)等。CMOS型的有CD4013(双D)、CD4042(四D)等。本实验中采用维持-阻塞式双D触发器74LS74，图2.5.3所示分别为其引线排列图，RD和SD是异步置“0”端和异步置“1”端，D为数据输入端，Q为输出端，CP为时钟脉冲输入端。3.JK触发器JK触发器逻辑功能较多，可用它构成寄存器、计数器等。图2.5.4所示是JK触发器的逻辑符号。常见的TTL型双JK触发器有74LS76、74LS73、74LS112、74LS109等。CMOS型的有CD4027等。图为双JK触发器74LS112的引脚排列图。其中J、K是控制输入端，Q为输出端，CP为时钟脉冲端。RD和SD分别是异步置“0”端和异步置“1”端。当RD=1，SD=0时，无论J、K及CP为何值，输出Q均为“1”；当RD=0，SD=1时，此时不论J、K及CP之值如何，Q的状态均为“0”，所以RD，SD用来将触发器预置到特定的起始状态(“0”或“1”)。预置完成后RD，SD应保持在高电平(即“1”电平)，使JK触发器处于工作方式。当RD=SD=1时，触发器的工作状态如下：(1)当JK=00时，触发器保持原状态。(2)当JK=01时，在CP脉冲的下降沿到来时，Q=0，即触发器置“0”。(3)当JK=10时，在CP脉冲的下降沿到来时，Q=1，触发器置“1”。(4)当JK=11时，在CP脉冲的作用下，触发器状态翻转。由上述关系可以得到JK触发器的特征方程为：4.T触发器T触发器可以看成是JK触发器在J=K条件下的特例，它只有一个控制输入端T。它的特性方程是：五、实验内容和步骤1.验证基本RS触发器的逻辑功能按图2.5.1(a)用74LS00组成基本RS触发器，并在Q端和Q端接两只发光二极管，输入端S和R分别接逻辑开关。按照表2.5.2的要求改变S和R的状态，观察输出端的状态，并将结果填入表2.5.2。2.验证D触发器逻辑功能将74LS74的RD、SD、D连接到逻辑开关，CP端接单次脉冲，Q端和Q端分别接两只发光二极管，接通是电源，按照表2.5.3中的要求，改变RD、SD、D和CP的状态。在CP从0到1跳变时，观察输出端Qn+1的状态，将测试结果填入表2.5.3。3.验证JK触发器逻辑功能将74LS76的RD、SD、J和K连接到逻辑开关，Q和Q端分别接两只发光二极管，CP接单次脉冲，接通电源，按照表2.5.4中的要求，改变RD、SD、J、K和CP的状态。在CP从1到0跳变时，观察输出端Qn+1的状态，并将测试