2023年研究生类研究生入学考试专业课电气与电子信息-数字电子技术2010-2022历年真题选编带答案难题含解析

2023年研究生类研究生入学考试专业课电气与电子信息-数字电子技术2010-2022历年真题选编带答案难题含解析（图片大小可自由调整）第1卷一.历年考点试题黑钻版(共75题)1.如图1所示，试用8-3优先编码器74148和若干门电路，扩展成10-4优先编码器，画出连线图。

2.(1010110011.0101)2=(______)8421BCD=(______)Gray(即格雷码)。3.画出如图1所示电路在给定D1和CP作用下Q1、Q2和Y的输出波形，说明该电路的功能。

4.若用万用表测试图所示晶体管开关电路，当晶体管截止时，测得的基极和集电极电位应是______。

A.uBE=0.6V，uCE=1.5VB.uBE=0V，ucE=2.5VC.uBE=0.7V，uCE=0.3VD.uBE≤0V，uCE=3.2V5.如图(a)所示电路由74LS153双四选一数据选择组成，试写出输出Z的表达式，并分别用集成芯片74LS138最小项译码器[见图(b)]和74LS151八选一数据选择器[见图(c)]实现该电路。

6.将下列逻辑函数化简成最简或非-或非表达式：

7.一个逻辑0和一个高阻相与结果是什么?一个逻辑1和一个高阻相或结果是什么?并说明为什么。8.在门电路中，为获得稳定的______电平，三极管应工作在______。9.可编程逻辑器件EPROM2716有11根地址线A10～A0，8根数据线D7～D0，为片选端，低电平有效。此器件的存储容量是______。A.210×8B.211×16C.211×8D.210×1610.两个门电路的输出端可以并接的条件是什么?如果将不能并接的两个门电路的输出端并接，会发生什么现象?11.试判断等式f(x1，x2，…，xk)=(0，x2，…，xk)+x1f(1，x2，…，xk)是否成立?12.时序电路包括______电路和______电路，它们的基本组成单元分别是______和______。13.优先编码器74LS148输入为，输出为。当使能输入端，，其余输入端为1时，应为______。14.A的原码为011010，则2A对应的8位原码形式为______，-A的8位补码为______。15.实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的______。A.状态数目更多B.状态数目更少C.触发器更多D.触发器更少16.如图所示正脉冲的脉冲宽度、脉冲重复频率、脉冲占空比为______。

A.tp、1/T、tp/TB.tp、1/T、tp/(T-tp)C.tp、1/T、(T-tp)/rD.tp、T、tp/(T-tp)17.用JK触发器设计一个序列信号发生电路，使之在一系列CP脉冲信号作用下能够周期性地输出“010110”序列信号。(1)给出状态分配方案；(2)画出状态转换图；(3)列出状态转换表；(4)画出次态卡诺图；(5)写出状态方程；(6)画出逻辑图；(7)检查自启动。18.关于数模与模数转换，下列概念正确的是______。A.逐次逼近型模数转换器进行一位转换需要的时间与待转换的模拟电压值有关B.一个数模转换电路能够正常地工作，它的实际输出值与理论输出值之间的差值必须小于分辨率的一半C.并行比较型模数转换器的转换速度是指从模拟电压加到电压比较器到编码器获得稳定的二进制码输出所需要的时间D.集成模数转换电路多采用权电容的译码方案，它的输出电压与电容的大小相关，电容值越大，输出的电压越大。19.某电路有A、B、C、D、E、F六个状态，A和C、D和F、E和B、F和C分别等价，则可化简为______个状态。20.在图所示由TTL门电路组成的环形振荡器中，已知G1、G2门的平均传输时延相同，为tpd=25ns，现测得该振荡器的振荡频率f=6.25MHz，则G3门的tpd是______ns；而输出波形的振幅Uom约为______V。

A.30；2B.30；3C.20；3D.25；2.521.某8位模数转换器是由并/串结构组成的，则其内部有多少个比较器?给出计算过程。22.分析图所示组合逻辑电路的功能。已知输入B3B2B1B0为5421BCD码(7483是二进制超前进位加法器芯片。7485是4位二进制数比较器芯片，A3和B3为高位)。

23.PROM的与阵列是______。A.全译码可编程阵列B.全译码不可编程阵列C.非全译码可编程阵列D.非全译码不可编程阵列24.以下关于时序电路和组合电路、同步电路和异步电路的解释，______是正确的。A.时序电路是依靠触发信号触发的电路，组合电路不是依靠触发信号触发的电路，同步电路触发信号由同一个时钟驱动，异步电路触发信号使用不同时钟驱动B.时序电路是触发信号由同一个时钟驱动的电路，组合电路不是依靠触发信号触发的电路，同步电路是依靠触发信号触发的电路；异步电路触发信号使用不同时钟驱动C.时序电路不是依靠触发信号触发的电路，组合电路是依靠触发信号触发的电路，同步电路的触发信号由同一个时钟驱动，异步电路的触发信号使用不同时钟驱动D.时序电路是依靠触发信号触发的电路，组合电路是触发信号使用不同时钟驱动的电路，同步电路是触发信号由同一个时钟驱动；异步电路是依靠时钟触发的电路25.电路如图1所示，试完成下列各项：(1)试用图1(a)所示74LS161和适当的逻辑门设计一个电路，实现图1(b)所示的状态转换图，要求使用置数端LD完成；(2)在(1)电路基础上，添加最少的逻辑门实现图1(c)所示波形，其中CP为外加时钟，P为电路的输出。写出设计过程，并在图中标出输出信号P端。

26.由3个JK触发器构成的时序电路的状态输出为Q2Q1Q0，其中的卡诺图如图所示，写出、J2和K2的表达式(图中×为任意项)。

27.主从JK触发器的输入波形如图1所示，设初始状态Q=0，画出Q端的波形。

28.如图所示电路中，当波形E1、E2及E3为已知时，输出F的序列为______。

A.10101B.11011C.01110D.1100129.6个变量可以构成______个最大项，它们之积是______，任意两个不同的最大项之和为______。30.在图1所示电路中，在所示输入波形的作用下，画出相应的输出波形(假设初态Q1Q2=00)。

31.如图1所示的逻辑电路，写出Y的最简与或式、最简或与式、最简与非-与非式、最简或非-或非式、最简与或非式。

32.数字电路中的三极管一般工作于______区和______区。33.一个8位二进制减法计数器，初始状态为00000000，问经过268个输入脉冲后，此计数器的状态为______。A.11001111B.11110100C.11110010D.1111001134.只用一片如图1所示四选一数据选择器实现逻辑函数F=A·B+C·D+(B♁C)'(不允许用逻辑门电路辅助，输入只提供原变量)。写出设计过程。

35.如图所示，用2片EPROM2716扩展成的EPROM，有数据线______位，总的存储量是______。

A.16；211×8(或32K)B.8；211×16C.16；210×8D.16；211×1636.用2048×12的ROM芯片，最多能实现______个输入、______个输出的组合逻辑函数。37.在不影响逻辑功能的情况下，CMOS与非门的多余输入端可______。A.接高电平B.接低电平C.悬空D.通过电阻接地38.ADC输出为12位二进制数，输入信号最大值为10V，其分辨率是______。39.若要将一异或非门当做反相器(非门)使用，则输入端A、B端的连接方式是______。A.A或B中有一个接“1”B.A或B中有一个接“0”C.A和B并联使用D.不能实现40.如图所示组合电路输入为有权BCD码。当X3X2X1X0为1001、0011、0001、0101时对应显示数字为6、3、1、5。说明输入为何种权码?电路中的4位二进制加法器74LS83担当了何种功能?并说明其所用方法的理论依据。

41.已知，其中+ABCD=0，化简后的逻辑函数为______。

A．

B．

C．D．42.已知某种计数值中有算数运算41/3=13成立，则该算数运算中操作数的基数是______。43.触发器是对脉冲______敏感的存储单元电路，锁存器是对脉冲______敏感的存储电源电路。44.触发器的时钟输入的作用是______。A.复位B.使输出状态取决于输入控制信号C.置位D.改变输出状态45.分析图1所示电路，分别写出X、Y、F点与输入A、B之间的逻辑表达式。

46.下列说法中，______是正确的。A.寄存器一般是边沿触发的，仅在时钟的边沿改变状态；锁存器一般指电平触发的触发器，特点是当控制端有效时，输入端的变化会随时传递到输出端B.同步计数器各触发器的CP脉冲相同，异步计数器的各CP脉冲不同，异步计数器的速度可能比同步计数器速度快C.异或门当反相器使用时，把多余输入端接低电平D.组合逻辑电路如果产生了可以采用增加冗余项方法消除的险象，这种险象属于功能险象47.将集成计数器转换成任意进制计数器时，可采用______或______两种方法来实现。48.试判断下列三个3变量(A，B，C)函数F1、F2及F3之间的关系是______；而其中有冒险现象的函数为______。

(1)；(2)；(3)A.F3=F1F2；F2B.F3=F1+F2；F1C.F2=F3+F1；F1D.F3=F1+F2；F1、F2、F349.两个二进制数进行算术运算，下面______说法是不正确的。A.两个无符号数相加，如果最高位产生进位输出，则肯定发生溢出B.两个最高位不同的补码进行相加运算，肯定不会产生溢出C.两个补码进行相加运算，如果最高位产生进位输出，则肯定发生溢出D.两个补码的减法运算可以用加法器来实现50.如图1所示为加法器74LS283，当加数A3A2A1A0为2421BCD码时，要求输出S3S2S1S0为8421BCD码，试确定另一个加数B3B2B1B0，并完成逻辑设计。

51.逻辑函数F1=∑A，B，C，D(2，3，5，8，11，13)和F2=∏A，B，C，D(2，4，7，10，12，13)之间满足______关系。A.对偶B.相等C.香农展开D.反演52.555定时器是一种用途很广泛的电路，除了能组成______触发器、______触发器和______三个基本单元电路以外，还可以接成各种实用电路。53.若JK触发器原态为“0”，控制输入J=K'=1，当有效时钟作用后Q*=______。54.两个TTL门电路的输出端是否可以直接相连，为什么?如果设计中必须直接相连，应该用什么器件?55.用卡诺图化简下列逻辑函数：56.(473)10的BCD码是______。A.010001110011B.111011010C.110001110011D.01001111001157.电路如图1所示，试画出在CP作用下输出Q0、Q1、A、Q2的波形图，设各触发器的初态为“0”。输出信号Q2对CP可实现几分频?Q2的占空比是多少?

58.用卡诺图求逻辑函数F=∑W，X，Y，Z(4，7，9，13，15)+d(5，6)的最简和之积表达式(或与表达式)为______。59.4位比较器(74LS85)输入端和输出端分别为______和______。当对数据进行比较时先比较______位。A.8和3；最高B.4和3；最高C.8和3；最低D.4和3；最低60.如图所示是用555定时器组成的多谐振荡电路，如果uI端接4V电压，试求输出uO的频率。

61.用一个1位二进制全加器、若干D触发器及其他门电路设计以下电路：(1)设计一个串行4位二进制加法器，它有3个输入端：X1、X2和X3，其中X1、X2为加数和被加数，数据从低位开始输入。X3为字同步信号，当输入到第4个数码时，字同步信号X3=1，表示一个字(4位)相加结束，电路回到初始状态；(2)若存在并行输入的4位数A3A2A1A0(A3为高位)，请将它们转为上述串行加法器的输入数据X1，同时产生字同步信号X3；(3)上述串行加法器的和输出为串行输出，请将它转化为并行输出S3S2S1S0(其中S3为高位)。要求有解题步骤，画出电路图。62.如图所示，试写出TTL门电路对输入信号的逻辑输出表达式。

63.某医院有4层楼住院病室，依次为重症病房层、重点病房层、普通病房层和康复病房层，药房有药品管道输送系统可依次为不同楼层输送药品。重症楼层优先级最高，康复楼层优先级最低。要求：为输送系统设计一个优先请求电路，并实现七段数码显示逻辑电路，显示该楼层号。64.如图1所示电路是一种由运算放大器及电压反馈支路构成的施密特触发器，若要运算放大器的开环差模电压增益Aud=uO/ud与反馈系数的乘积大于1，这时，电路的电压传输特性即uO=f(uI)应是图2所示中的______。

A.DB.CC.AD.B65.某电路按正逻辑约定，其表达式为，若按负逻辑约定，则为______。

A．

B．

C．

D．66.有一个5421BCD码表示的数据为101000010011，其表示的十进制数是多少?67.(63)O的二进制补码是______，格雷码是______。68.对于一个含有逻辑变量A的逻辑表达式L，当其他变量用0或1代入后，表达式可化简为L=______或______时，会产生竞争-冒险。69.试用卡诺图求出函数F=F1·F2，并将F化简成最简与非-与非表达式。已知函数F1和F2如下(要求分别画出F1、F2及F的卡诺图)：

F1(A,B,C,D)=∑m(1,3,5,6,7,9,11,12,13,14,15)

F2(A,B,C,D)=∏M(2,3,8,9,10,14)70.在由上升沿触发的T触发器(T=1)组成的异步二进制加法计数器中，方法是把进位信号从低位的______端引出接高位的CP端。71.将D触发器的D端与它的Q端连接，假设Q(t)=0，则经过100个脉冲作用后，它的状态Q为______。72.试说明最小项和最大项的关系。73.以下描述一个逻辑函数的方法中______只能唯一表示。A.表达式B.逻辑图C.真值表D.波形图74.对于JK触发器，若J=K，则可完成______触发器的逻辑功能；若K=J=1，则可完成______触发器的逻辑功能。75.移位寄存器由8级触发器组成，用它构成的扭环形计数器具有______种有效状态；用它构成的环形计数器具有______种有效状态，构成线性反馈移位寄存器具有______种有效状态。A.16，8，511B.4，8，15C.16，8，255D.8，16，127第1卷参考答案一.历年考点试题黑钻版1.参考答案：解：画出连接图如图2所示。

2.参考答案：693.3125

1111101010.11113.参考答案：解：驱动方程为：

DFF1是上升沿有效，DFF2为下降沿有效，波形图如图2所示。

4.参考答案：B5.参考答案：解：由题图可知，当C=0时，左半边工作；当C=1时，右半边工作。将C、B、A作为控制信号，D作为输出信号，可得：

所求该电路的实现如图所示。

6.参考答案：解：

取其对偶式：

则有：

化为最简或非-或非表达式：7.参考答案：逻辑0与高阻相与结果是逻辑0，因为这时相当于对高阻态接下拉电阻，输出结果为下拉输出值，为逻辑0。逻辑1和高阻态相或，结果是逻辑1，因为这时相当于对高阻态接上拉电阻，输出结果为上拉高电平，即逻辑1。8.参考答案：高低

截止区或饱和区9.参考答案：C10.参考答案：输出集电极开路的门电路可以并接。若将不能并接的两个门电路并接，当两个门电路输出电平不相等时，其输出级形成低阻通道，使得电流过大，会烧坏器件。11.参考答案：解：成立。f(x1，x2，…，xk)等于0或1。

当f(x1，x2，…，xk)=1时，(0，x2，…，xk)+x1f(1，x2，…，xk)=1；

当f(x1，x2，…，xk)=0时，(0，x2，…，xk)+x1f(1，x2，…，xk)=0。

故原式成立。12.参考答案：存储

组合

触发器

门电路13.参考答案：00114.参考答案：00110100

1110011015.参考答案：A16.参考答案：A17.参考答案：解：首先进行逻辑抽象。

(1)输出Y“010110”为6个状态，则可取S0～S5为从000～101的6个状态。

(2)状态转换图如图1所示。

(3)状态转换表如表所示。

(4)次态卡诺图如图2所示。

(5)将(4)中的卡诺图分解，如图3所示。

从卡诺图可得状态方程：

(6)由状态方程可得触发方程：

(7)将两个无效状态110和111分别代入(5)中的状态方程，所得次态分别为111和100，可以自启动。18.参考答案：BC19.参考答案：420.参考答案：B21.参考答案：解：有(24-1)×2=30个比较器。由2个4位的并行型A/D转换器配合D/A转换器组成，用两次比较实行转换，所以称为HalfFlash(半快速)型，每个并行转换器有(24-1)个比较器。22.参考答案：解：由题7485是4位二进制数比较器芯片，7483是二进制超前进位加法器芯片，当．B3B2B1B0大于4时，Y3Y2Y1Y0=B3B2B1B0+110；当B3B2B1B0小于4时，Y3Y2Y1Y0=B3B2B1B0。根据5421BCD码和8421BCD码的转换特性，该电路实现的功能是把B3B2B1B0从5421码转换成8421码。23.参考答案：BPROM的与阵列为地址译码器，不可编程。每一个存储单元对应唯一的地址，所以是全译码的。24.参考答案：A25.参考答案：解：(1)74LS161为异步清零计数器，设计电路如图2所示。

(2)在(1)电路基础上，添加最少的逻辑门实现图1(c)所示波形，如图3所示。

26.参考答案：解：、J2和K2的表达式为：，，K2=027.参考答案：解：画出Q端的波形如图2所示。

28.参考答案：B29.参考答案：64

0

130.参考答案：解：画出输出波形如图2所示。

31.参考答案：解：画出卡诺图如图2所示。

由电路图可知，所以，

与或式为：

或与式为：

与非-与非式为：

或非-或非式为：

与或非式为：32.参考答案：截止

饱和33.参考答案：B34.参考答案：解：画出卡诺图如图2所示。

可得：F=B'·C'·1+B'·C·D+B·C'·A+B·C·1

画出设计电路如图3所示。

35.参考答案：D36.参考答案：11

1237.参考答案：A38.参考答案：44mV。分辨率为10/212V。39.参考答案：D40.参考答案：解：输入的X3X2X1X0为5421码。由于74LS74译码器的作用是把8421码经过译码用LED显示，所以74LS83的作用是把输入的5421码转换成8421码。

因为74LS83的输入A4A3A2A1、B4B3B2B1及输出S4S3S2S1都是8421BCD码，输入的X3X2X1X0为5421码，即X3×(22+1)+X2×4+X1×2+X0，所以，可以使用74LS74来完成码转换：0X30X0+0X2X1X0。41.参考答案：D42.参考答案：943.参考答案：边沿

电平44.参考答案：B45.参考答案：解：46.参考答案：A47.参考答案：反馈清零法

反馈置数法48.参考答案：D49.参考答案：C50.参考答案：解：当A3A2A1A0为2421BCD码时，对应的十进制04，另一加数为0000，可输出8421BCD码；当A3A2A1A0为2421BCD码时，对应的十进制59，另一加数为1010，可输出8421BCD码。其逻辑设计如图2所示。

51.参考答案：A52.参考答案：施密特

单稳态

多谐振荡器53.参考答案：154.参考答案：解：普通的TTL门电路输出端不允许直接相连，因为普通的TTL门电路输出端之间若直接相连，会在电源与地之间形成一条低阻通路，从而导致电流过大烧毁门电路，或者造成逻辑错误；如果设计中必须直接相连，应该用OC门相连。55.参考答案：解：画出卡诺图如图所示。

由卡诺图化简得：56.参考答案：A57.参考答案：解：由电路图写出A点的逻辑表达式为：

Q2对CP实现3分频。占空比为50%。

波形图如图2所示。

58.参考答案：(W+X)(W'+Z)(X+Y')59.参考答案：A60.参考答案：解：由题意，uI是555定时器的外接控制电压，所以555定时器的内部参考电压分别为VT+=uI，。

电路工作时，电容C两端的电压uC在和uI之间振荡。根据三要素法，可以求出uC从上升到uI的时间：

同理，可得uC从uI下降到的时间：

则输出uO的频率为：61.参考答案：解：X3=0时，进行串行加法计算；X3=1时，全部归0。前一位的进位是后一位的进位。

串行4位二进制加法器设计电路如图1所示。

转换输入数据的电路如图2所示。

并行输出电路如图3所示。

62.参考答案：解：63.参考答案：解：使用74HC148优先编码器、74LS74的LED译码器和LED。

74HC148的输入端是低有效的。当4个输入端都没有输入时，I7=0，这时七段显示为“0”；当I6=0时，I7=1，优先编码器输出为001，七段显示“1”；当I6=1，I5=0时，I7