2023年研究生类研究生入学考试专业课计算机学科专业综合基础-组成原理历年高频考题带答案难题附详解

2023年研究生类研究生入学考试专业课计算机学科专业综合基础-组成原理历年高频考题带答案难题附详解（图片大小可自由调整）第1卷一.历年考点试题黑钻版(共50题)1.ADDR0，R1加法指令按操作数的个数分，属于______。A.单操作数B.双操作数C.无操作数D.多操作数2.下列叙述中，不正确的是______。A.串行加法器位数越多加法时间越长B.超前进位加法器位数越多高位电路越复杂C.串行加法器比超前进位加法器的加法时间长的原因是串行加法器进位串行传递D.串行加法器比超前进位加法器的加法时间长的原因是串行加法器高位电路复杂3.挂接在总线上的多个部件______。A.只能分时向总线发送数据，并只能分时从总线接收数据B.只能分时向总线发送数据，但可同时从总线接收数据C.可同时向总线发送数据，并同时从总线接收数据D.可同时向总线发送数据，但只能分时从总线接收数据4.下述说法中正确的是______。

Ⅰ．半导体RAM信息可读可写，且断电后仍能保持记忆

Ⅱ．动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的

Ⅲ．半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的

Ⅳ．半导体RAM是非易失性的RAMA.Ⅰ、ⅡB.只有ⅢC.Ⅱ、ⅣD.全错5.Ai、Bi、Ci-1分别代表被加数Ai、加数Bi和低位传来的进位，Ci代表本位向高位的进位，则下列逻辑表达式正确的是______

A．

B．

C．

D．6.主机与I/O设备传送数据时，CPU效率最低的是______。A.程序查询方式B.中断方式C.DMA方式D.通道方式7.DMA传输方式的优点主要包括______。A.实现高速I/O设备与主存储器之间成批交换数据B.实现高速I/O设备与CPU之间串行工作C.实现高速I/O设备与主存储器之间串行工作D.实现高速I/O设备与CPU之间同步工作8.一般情况下，采用下列哪种编码方式时，微指令的控制字段位数最多______。A.直接编码方式B.字段直接编码方式C.字段间接编码方式D.以上都不对9.在微程序控制方式中，以下说法中正确的是______。

Ⅰ．采用微程序控制器的处理器称为微处理器

Ⅱ．每一条机器指令由一个微程序来解释执行

Ⅲ．在微指令的编码中，执行效率最低的是直接编码方式

Ⅳ．水平型微指令能充分利用数据通路的并行结构A.Ⅰ和ⅡB.Ⅱ和ⅣC.Ⅰ和ⅢD.Ⅱ、Ⅲ和Ⅳ10.某一单流水线处理机．包含取指、译码、执行3个功能段。取指、译码各需1T：在执行段，MOV操作需2T，ADD操作需3T，MUL操作需4T；各操作在1T内取数，在最后1T写结果。执行下面的程序后按要求分析指令流水线的功能。

k：

MOV

R1，R0；

R1←(R0)

k+1：

MOV

R0．R2，R1；

RO←(R1)*(R0)

k+2：

MOV

R0，R2，R1；

RO←(R2)+(R3)

(1)设计并画出流水线功能段的结构图。

(2)考虑指令数据相关性，设计并画出指令执行过程流水线的时空图。

(3)为了加快速度，可以采取哪些改进措施。11.用1位奇偶校验能检测出1位主存错误的百分比为______。A.0%B.100%C.50%D.无法计算12.设机器数字长16位，有一个C语言程序段如下：

intn=0×A1B6;

unsignedintm=n;

m=m＞＞1;

//m右移一位

则在执行完该段程序后，m的值为______A.50DBHB.FFB6HC.A1B6HD.D0DBH13.磁盘上靠内的磁道上存储的信息量比靠外的磁道存储的信息量______。A.少B.多C.相等D.不确定14.某单处理机系统采用集中仲裁方式，使用独立请求与串行链式查询相结合的二维总线控制结构。每一对请求线BRi和授权线BGi组成一队串行链式查询电路；每一根请求线可以被若干个传输速率接近的设备共享。当这些设备要求传送时通过BRi线向仲裁器发出请求，对应的BGi线则串行查询每个设备，从而确定哪个设备享有总线控制权。请分析说明如下图所示的总线仲裁时序图。

仲裁时序图15.下列为8位移码机器数[x]移，当求[-x]移时，______将会发生溢出。A.11111111B.00000000C.10000000D.0111111116.在CPU的状态字寄存器中，若符号标志位SF为“1”，表示运算结果是______。A.正数B.负数C.非正数D.不能确定17.当缺页故障处理完毕后，处理器将______。A.重新执行引发缺页故障的指令B.执行导致发生缺页故障的指令的下一条指令C.重新开始执行发生缺页故障的指令所在的进程D.终止执行发生缺页故障的指令所在的进程18.某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间(忽略各功能段之间的缓存时间)分别为90ns、80ns、70ns和60ns，则该计算机的CPU周期至少是______。A.90nsB.80nsC.70nsD.60ns19.就微命令的编码方式而言，若微操作命令的个数已确定，则

。A.直接表示法比编码表示法的微指令字长短B.编码表示法比直接表示法的微指令字长短C.直接表示法与编码表示法的微指令字长相等D.直接表示法比编码表示法的微指令字长大小关系不确定20.双端口存储器能高速进行读/写，是因为采用了______。A.新型器件B.流水技术C.两套相互独立的读/写电路D.高速芯片21.现有一64K×2位的存储器芯片，欲设计具有同样存储容量的存储器，应如何安排地址线和数据线引脚的数目，使两者之和最小，并说明有几种解法。22.将一个十进制数-8196表示成补码时，至少需采用______位二进制代码表示。A.12B.13C.14D.1523.假定执行最复杂的指令需要6个子功能，分别对应的功能部件A～F来完成，每个功能部件所花的时间分别为80ps、30ps、60ps、70ps、40ps、30ps，采用的是流水线宽度为80ps，下列做法中，能保证不增加流水线宽度，且又能减少流水线段数的是______。A.可将功能部件B和C合并B.可将功能部件B和F合并C.可将功能部件C和D合并D.可将功能部件E和F合并24.控制总线主要用来传送______。

Ⅰ．存储器和I/O设备的地址码

Ⅱ．所有存储器和I/O设备的时序信号

Ⅲ．所有存储器和I/O设备的控制信号

Ⅳ．来自I/O设备和存储器的响应信号A.Ⅱ、ⅢB.Ⅰ、Ⅲ、ⅣC.Ⅲ、ⅣD.Ⅱ、Ⅲ、Ⅳ25.变址寻址和基址寻址的有效地址形成方式类似，但

。A.变址寄存器的内容在程序执行过程中不能改变B.基址寄存器的内容在程序执行过程中可以改变C.在程序执行过程中，变址寄存器的内容不能改变而基址寄存器的内容可以改变D.在程序执行过程中．基址寄存器的内容不能改变而变址寄存器的内容可以改变26.指令优化编码方法，就编码的效率来讲，最好的方法是

。A.固定长度编码B.扩展编码法C.huffman编码法D.以上编码都不是27.在无转发机制的五段基本流水线(取指、译码/读寄存器、运算、访写回寄存器)中，下列指令序列存在数据冒险的指令对是______。

I1：add

R1，R2，R3；(R2)+(R3)→R1

I2：add

R5，R2，R4；(R2)+(R4)→R5

I3：add

R4，R5，R3；(R5)+(R3)→R4

I4：add

R5，R2，R6；(R2)+(R6)→R5A.I1和I2B.I2和I3C.I2和I4D.I3和I428.若[X]补=X0，X1X2…Xn，其中X0为符号位，X1为最高数位。若______，则当补码左移时，将会发生溢出。A.X0=X1B.X0≠X1C.X1=0D.X1=129.启动一次DMA传送，外设和主机之间将完成一个______的数据传送。A.字节B.字C.总线宽度D.数据块30.一个计算机系统采用32位单字长指令，地址码为12位，如果定义了250条二地址指令，那么还可以有

条单地址指令。A.4KB.8KC.16KD.24K31.在DMA方式中，周期窃取是窃取总线占用权一个或者多个______。A.存取周期B.指令周期C.CPU周期D.总线周期32.假定在设计机器的指令系统时，对条件转移指令的设计有以下两种不同的选择：

(1)CPUA采用一条比较指令来设置相应的条件码，然后测试条件码进行转移。

(2)CPUB在转移指令中包含比较过程。

在两种CPU中，条件转移指令需要2个时钟周期，而其他的指令只需1个时钟周期。又假设在CPUA上，要执行的指令中只有20%是条件转移指令，由于每条条件指令都需要一条比较指令，因此，比较指令也占用20%。由于CPUA在转移时不需要比较，因此假设它的时钟周期时间比CPUB快1.25倍。问：

(1)哪一个CPU更快?

(2)如果CPUA的时钟周期时间仅仅比CPUB快1.1倍，哪个CPU更快?33.已知x=0.10011101，y=0.1110，用不恢复余数阵列除法器求x/y。34.相联存储器的访问方式是

。A.先进先出顺序访问B.按地址访问C.无地址访问D.按内容访问35.以下4个步骤在通道工作过程中的正确顺序是______。

Ⅰ．组织I/O操作

Ⅱ．向CPU发出中断请求

Ⅲ．编制通道程序

Ⅳ．启动I/O通道A.Ⅰ→Ⅱ→Ⅲ→ⅣB.Ⅱ→Ⅲ→Ⅰ→ⅣC.Ⅳ→Ⅲ→Ⅱ→ⅠD.Ⅲ→Ⅳ→Ⅰ→Ⅱ36.在通用计算机指令系统的二地址指令中，操作数的物理位置可安排在______。

Ⅰ．一个主存单元和缓冲存储器

Ⅱ．两个数据寄存器

Ⅲ．一个主存单位和一个数据寄存器

Ⅳ．一个数据寄存器和一个控制存储器

Ⅴ．一个主存单元和一个外存单元A.Ⅱ、Ⅲ、ⅣB.Ⅱ、ⅢC.Ⅰ、Ⅱ、ⅢD.Ⅰ、Ⅱ、Ⅲ、Ⅴ37.在统一编址的情况下，就I/O设备而言，其对应的I/O地址说法错误的是______。A.要求固定在地址高端B.要求固定在地址低端C.要求相对固定在地址的某部分D.可以随意在地址的任何地方38.在CRT字符显示器中，当字符计数器计数一个循环后，

。A.访问显存VRAMB.访问字符发生器ROMC.发水平同步信号D.发垂直同步信号39.在32位总线系统中，若时钟频率为500MHz，传送一个32位字需要5个时钟周期，则该总线系统的数据传送速率是______。A.200MB/sB.400MB/sC.600MB/sD.800MB/s40.如图所示，若低位地址(A0～A11)接在内存芯片地址引脚上，高位地址(A12～A19)进行片选译码(其中，A14和A16没有参加译码)，且片选信号低电平有效，则对图所示的译码电路，不属于此译码空间的地址是______。

译码电路A.AB000H～ABFFFHB.BB000H～BBFFFHC.EF000H～EFFFFHD.FE000H～FEFFFH41.从计算机系统结构的发展和演变看，早期的计算机是以______为中心的系统结构，而近代的计算机是以______为中心的系统结构。A.运算器，处理器B.存储器，计算器C.运算器，存储器D.寄存器，运算器42.若视频图像每帧的数据量为6.4MB，帧速率为30帧/秒，则显示10秒的视频信息，其原始数据量是______。A.64MBB.192MBC.640MBD.1920MB43.下列关于CPU存取速度的比较中，正确的是______。A.Cache＞内存＞寄存器B.Cache＞寄存器＞内存C.寄存器＞Cache＞内存D.寄存器＞内存＞Cache44.若将4个全加器级连可得4位加法器，并采用超前进位产生电路来同时形成各位进位，称这种加法器为超前加法器。根据各位进位的形成条件，可写出Ci的逻辑表达式：

Ci=XiYi+Ci-1

请依据进位产生函数和进位传递函数推导出各位(4位)的进位表达式。45.简述操作系统的主要作用。46.系统总线中地址线的功能是______。A.用于选择主存单元地址B.用于选择进行信息传输的设备C.用于选择外存地址D.用于指定主存和I/O设备接口电路的地址47.证明定点小数表示中

[X]补+[Y]补=2+(X+Y)=[X+Y]补48.用浮点数计算0.5+(-0.4375)(设尾数为4位)。49.下列几种存储器中，______是易失性存储器。A.CacheB.EPROMC.FlashMemoryD.CD-ROM50.地址总线A15～A0(低)，存储器地址空间为3000H～67FFH，按字节编址。其中3000H～4FFFH为ROM区，选用EPROM芯片(4K×2位/片)；5000H～67FFH为RAM区，选用DRAM芯片(2K×4位/片)。

1．据存储器容量，EPROM芯片和DRAM芯片各需多少片?分别选择一个正确答案。

(1)EPROM芯片______

(2)DRAM芯片______

①4片

②6片

③8片

④12片

2．EPROM芯片和DRAM芯片各连入哪几根地址线?分别选择一个正确答案。

(1)EPROM芯片______

(2)DRAM芯片______

①A10～A0

②A12～A0

③A11～A0

④A9～A0

3．分别写出5个片送信号CS0、CS1、CS2、CS3、CS4的逻辑式。第1卷参考答案一.历年考点试题黑钻版1.参考答案：B2.参考答案：D3.参考答案：B[解析]为了使总线上的数据不发生“冲突”，挂在总线上的多个设备只能分时地向总线发送数据，即每个时刻只能有一个设备向总线传送数据，而从总线接收数据的设备可有多个，因为接收数据的设备不会对总线产生“干扰”。4.参考答案：D[解析]半导体RAM，无论静态RAM还是动态RAM都是易失性的，即断电后存储信息都将丢失。RAM是可读可写，而ROM只读。对于Ⅲ来讲，DRAM即使不断电，如果在规定的时间内没有及时刷新，则存储信息也会丢失。

易失性存储器，即断电后存储信息消失的存储器；断电后存储信息仍然保存的存储器被称为非易失性存储器。显然半导体RAM是易失性存储器。5.参考答案：A[解析]当Ai、Bi、Ci-1组成的3位二进制数中1的个数大于等于2时，Ci=1。

(即110、101、011、111时)6.参考答案：A在I/O方式中，CPU效率最低的是程序查询方式。7.参考答案：ADMA传输方式的优点是实现高速I/O设备与主存储器之间成批交换数据。8.参考答案：A[解析]采用直接编码方式时，每个微操作命令都对应控制字段中的1位控制位，此时控制字段位数最多。9.参考答案：B微处理器是相对于大型机的处理器而言的，与微程序控制器没有必然联系，Ⅰ错误。微程序的设计思想就是将每一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条微指令对应一个或几个微操作命令，Ⅱ正确。直接编码方式中每一位代表一个微命令，不需要译码，因此执行效率最高，Ⅲ错误。一条水平型微指令能定义并执行几种并行的基本操作，因此能更充分利用数据通路的并行结构，Ⅳ正确。10.参考答案：(1)流水线功能段的结构图为：

(2)因为第二条MUL指令中R1的内容必须是第一条MOV指令的执行结果，所以产生了数据相关性问题。简单处理数据相关性，可采取后推法，即将相关指令延迟到所需操作数被写回到寄存器后再进行操作。由于题目中隐含指令的取操作数包含在译码功能段中，所以指令流水线的时空图为：

其中，k代表MOV指令，k+1代表ADD指令，k+2代表MUL指令。

(3)为了加快速度，对于数据相关性，更好的解决方法是采取设置专用通路技术，将MOV指令产生的结果直接送往所需的指令的译码段，就可以使流水线不发生停顿。另外还可采用超流水技术、超标量流水线技术和超长指令字技术等提高流水速度。11.参考答案：B[解析]如果出现1位主存错误，则奇偶校验码一定能检测出。12.参考答案：A[解析]无符号数的移位方式为逻辑移位，不管是左移还是右移，都是添0。

A186H作为无符号数，使用逻辑右移。1010000110110110右移一位得0101000011011011，即50DBH，故选A。13.参考答案：C在磁盘上，磁道上存储的信息量是相同的。14.参考答案：依据图示，该总线采用异步定时方式。

(1)当某个设备请求时，在该设备所属的请求线上发出BRi信号申请。

(2)仲裁器按优先级同意后，给出BGi信号作授权回答。

(3)BGi链式查询各设备，被授权设备以SACK信号上升沿回答证实，同时撤销BRi。

(4)仲裁器接到SACK信号后使BGi→“0”作为回答。

(5)设备成为控制总线的主方后，总线“忙”标志BBSY从“0”→“1”。

(6)在设备用完总线后，BBSY和SACK从“1”→“0”，释放总线。

在上述选择主设备过程中，可能有现行的主从设备正在进行传送。此时需等待现行传送结束，即现行主设备BBSY→“0”后，新的主设备才能获得总线控制权，且BBSY→“1”。15.参考答案：B[解析]选项B对应8位最小的值-128，而-x=128发生溢出，故无法表示其移码。16.参考答案：D[解析]状态字寄存器用来存放PSW，PSW包括两个部分：一是状态标志，如进位标志(C)、结果为零标志(Z)等，大多数指令的执行将会影响到这些标志位；二是控制标志，如中断标志、陷阱标志等。

SF符号标志位，当运算结果最高有效位是1，SF==1；否则，SF==0。当此数是有符号数时，该数是个负数；当此数为无符号数时，SF的值没有参考价值。17.参考答案：A当处理器欲访问的页面对应的页表项中的“存在位”为0，即表示该页面不在内存中，则处理器发出缺页故障信号。当处理器处理缺页故障后，将重新执行引发缺页故障的指令。18.参考答案：A[解析]时钟周期应以各功能段的最长执行时间为准，否则用时较长的流水段的功能将不能正确完成，故应选90ns。19.参考答案：B编码表示法是把一组互斥性的微命令信号组成一个小组(即一个字段)，然后通过小组译码器对每一个微命令信号进行译码，译码的输出作为操作控制信号。与直接表示法比较，编码表示法具有可使微指令字大大缩短，节省控制存储器容量的优点，但由于增加了译码电路，所以执行速度稍慢。20.参考答案：C[解析]双端口存储器指同一个存储器具有两组相互独立的读/写控制线路，由于进行并行的独立操作，因此它是一种高速工作的存储器。当两个端口的地址不相同时，在两个端口上进行读/写操作，一定不会发生冲突。当任意一端口被选中驱动时，就可对整个存储器进行存取，每一个端口都有自己的片选控制和输出驱动控制。当两个端口同时存取存储器同一存储单元时，便发生读/写冲突。为解决此问题，特设置了BUSY标志，由片上的判断逻辑决定对哪个端口优先进行读/写操作，而暂时关闭另一个被延迟的端口。21.参考答案：不妨设地址线和数据线的数目分别为x和y。只需要满足2x×y=64K×2，有

如下方案：

当y=1时，x=17；

当y=2时，x=16；

当y=4时，x=15；

当y=8时，x=14。

(可不用讨论y等于3、5、6这些情况，不然x就没法计算了)

后面的就不用计算了，肯定比前面的引脚数目多。

从以上分析可以看出，当数据线为1或2时，地址线和数据线引脚的数目之和为18，达到最小，并且有两种解答。22.参考答案：D[解析]n位补码(包括1位符号位)的表示范围是-2n-1(2n-1-1)，-214(-16384)＜-8196＜-213(-8192)。

故至少需要15位二进制代码表示，故选D。23.参考答案：D[解析]将B和C合并，那么合并后所需要的时间为90ps，原流水线宽度80ps不能满足，需要提高，故A选项不对。同理，C选项也不能满足。

B和F并不相邻，而指令的所有子功能都必须按一定的顺序经过流水段，故B选项也不对。24.参考答案：D[解析]存储器和I/O设备的地址码应该由地址线来传送，故Ⅰ错误；控制线应该用来传送来自存储器和I/O设备的时序信号、控制信号和响应信号。25.参考答案：D只要把握住变址寻址的特点是立足于面向用户，而基址寻址立足于面向系统，所以在程序执行过程中，基址寄存器的内容不能改变而变址寄存器的内容可以改变。26.参考答案：C哈夫曼huffman编码的编码原则是：对使用频度(指在程序中出现的频率)较高的指令，分配较短的操作码字段；对使用频度较低的指令，分配较长的操作码字段。所以，它能使信息的冗余量最小，编码效率最高．是最好的方法。27.参考答案：B[解析]数据冒险，即数据相关，指在一个程序中存在必须等前一条指令执行完才能执行后一条指令的情况，则这两条指令即为数据相关。当多条指令重叠处理时就会发生冲突。首先这两条指令发生写后读相关，并且两条指令在流水线中执行情况(发生数据冒险)如下图所示：

指令I2在时钟5时将结果写入寄存器(R5)，但指令I3在时钟3时读寄存器(R5)。本来指令I2应先写入R5，指令I3后读R5，结果变成指令I3先读R5，指令I2后写入R5，因而发生数据冲突。28.参考答案：B[解析]溢出判别法有两种适用于此种情况：一是加一个符号位变为双符号位，然后左移，如果两符号位不同则溢出，故而X0≠X1时溢出；二是数值位最高位进位和符号位进位不同则溢出，同样可知X0≠X1时溢出。29.参考答案：D[解析]DMA传送的基本数据单元是数据块，因此DMA方式适合像磁盘一类的高速设备，以成批的方式和主存直接交换数据，故本题选D。30.参考答案：D用扩展操作码技术，有250条二地址指令，则还剩6条用于扩展，可设计出单地址指令6×212单地址指令，结果为24K。31.参考答案：A[解析]这个属于概念题。在这种方式下，每当I/O设备发出DMA请求时，I/O设备便挪用或窃取总线占用权一个或几个存取周期(或者称为主存周期)，而DMA不请求时，CPU仍然继续访问主存。32.参考答案：

(1)占用2个时钟周期的条件转移指令占总数的20%，剩下的指令占用一个时钟周期。

所以

CPIA=0.2×2+0.8×1=1.2

若将程序执行过程中所处理的指令数记为IC，则总CPUA时间

TCPUA=ICA×CPIA×时钟周期A=ICA×1.2×时钟周期A

根据假设有

时钟周期B=1.25×时钟周期A

在CPUB中没有独立的比较指令，所以CPUB的程序量为CPUA的80%，转移指令的比例为

20%÷80%=25%

这些转移指令占用2个时钟周期，而其余的75%指令只占用1个时钟周期，因此有

CPIB=0.25×2+0.75×1=1.25

由于CPUB中没有比较指令，所以ICB=0.8×ICA

则总CPUB时间

TCPUB=ICB×CPIB×时钟周期B

=0.8×ICA×1.25×1.25×时钟周期A=ICA×1.25×时钟周期A

所以，尽管CPUB的执行指令条数较少，但因为CPUA有着更短的时钟周期，所以比CPUB快。

(2)如果CPUA的时钟周期时间仅仅比CPUB快1.1倍，则：

时钟周期B=1.1×时钟周期A

则总CPUB时间

TCPuB=ICB×CPIB×时钟周期B

=0.8×ICA×1.25×1.1×时钟周期A=ICA×1.1×时钟周期A

因此，CPUB由于执行更少的指令条数，比CPUA运行更快。33.参考答案：[-y]补=1.0010

故得商Q=Q0·Q1Q2Q3Q4=0.1011

余数R=0.0000001134.参考答案：D相联存储器是不按地址访问的存储器，而是按所存数据字的全部内容或部分内容进行查找，主要用于Cache中。35.参考答案：D用户程序中使用访管指令进入操作系统管理程序，由CPU通过管理程序组织一个通道程序，并使用I/O指令启动通道(此后CPU就可以并行运行应用程序了)。

2)通道并行执行CPU为它组织的通道程序，完成指定的数据输入输出工作。

3)通道程序结束后向CPU发出中断请求。CPU响应这个中断请求后，第二次调用管理程序对中断请求进行处理。

综上所述，本题选D。36.参考答案：B[解析]对于二地址指令，若两个操作数都在寄存器中，称为RR型指令；若一个操作数在寄存器中另一个操作数在存储器中，称为RS型指令；若两个操作数都在存储器中，则称为SS型指令。(一般用R表示寄存器，S表示存储器)RR型执行速度最快，SS型执行速度最慢，RS型执行速度介于RR型和SS型之间。

缓冲存储器(如Cache)，用来存放最近使用的数据，其内容和调度都是由硬件或操作系统完成的，因此不能作为指令的地址码。控制存储器采用ROM结构，存放的是微程序，它对软件开发人员是透明的，显然不能作为指令的地址码。CPU不能直接访问外存，如果所需的数据存放在外存，则需要先调入主存，而指令中只能使用主存地址。37.参考答案：D[解析]在统一编址方式下，指令靠地址码区分内存和I/O设备，如果随意在地址的任何地方，将给编程造成极大的混乱，故D错误。选项A、B、C的做法都是可取的。38.参考答案：C在CRT字符显示器中，字符计数器反映了光栅扫描的水平方向．排计数器反映了光栅扫描的垂直方向，所以，当字符计数器计数一个循环后，发出水平同步信号，而排计数器发出垂直同步信号，将这两个方向的同步信号输出到CRT的x和y偏转线圈，便可达到按指定位置进行显示的要求。39.参考答案：B时钟频率为500MHz，即每秒可以执行500M时钟周期，而数据的传送速率是32位/5个时钟周期，即1秒内有100M个数据传送过程，每一次传送32位(4B)，因此，总线系统的数据传送速率是400MB/s。40.参考答案：D[解析]这是一个部分译码的片选信号，高8位地址中有2位(A14和A16)没有参与译码，根据译码器电路，译码输出的逻辑表达式应为

故不属于此译码空间的就是这几位不合该逻辑表达式的，A选项为AB，即10101011，去掉14位和16位为101111；B选项为101111；C选项为111111；D选项为111110。由逻辑表达式可知A17与A18至少有一个为1，A19A15A13A12应全为1，仅D无法满足。41.参考答案：C早期的计算机是以运算器为中心，近代的计算机是以存储器为中心。42.参考答案：D视频图像每帧的数据量为6.4MB，10秒的视频信息将显示300帧，数据的存储量为6.4MB×30×10=1920MB。43.参考答案：C[解析]寄存器在CPU内部，速度最快。Cache采用高速的SRAM制作，而内存常用DRAM制作，其速度较Cache慢。本题也可根据存储器层次结构的速度关系得出答案。44.参考答案：提示：进位产生函数与进位传递函数的表达式分别为：

Gi=XiYi

Pi=Xi⊕Yi

Gi的意义是：当XiYi均为1时定会产生向高位的进位。Pi的意义是：当Xi和Yi中有一个为1时同时低位有进位输入，则本位也将向高位传送进位。即Ci的表达式可以写为：

Ci=XiYi+()Ci-1=Gi+PiCi-1

依据上式，可以写出各进位的表达式分别为

C1=G1+P1C0；

(最低位)

C2=G2+P2C1=G2+P2(G1+P1C0)=G2+P2G1+P2P1C0

C3=G3+P3G2+P3P2G1+P3P2P1C0

C4=G4+P