基于fpga的新型公交监控系统设计

基于fpga的新型公交监控系统设计

将fpga作为系统性能核心处理器现在，世界上的大多数人都捍卫绿色和安全的概念。中国已经开始实施私家车限制，人们移动公共交通的依赖正在增加。因此,公共交通的安全性必然越来越受大众关注。坐过公交车的人都知道,目前国内公交监控系统仅仅是针对后门区域对前门及车外等其它区域的监控均需由司机目测完成。在很多城市的上下班高峰期,乘客拥挤严重,此时司机对前门区域、车厢内部及车外的目测观察就将十分困难。而在人多时不能及时观测了解车内外的情况,必然会增加事故发生的概率。设计一个能够同时全面监控车厢内外情况的监控系统对公共交通安全性提升具有重要意义。FPGA、DSP和微处理器被称为未来数字电路系统的3块基石,也是目前硬件设计研究的热点。由于FPGA处理数据采用并行的方式,实时性强,因此广泛应用于高速视频处理领域,另外,与传统电路设计方法相比,FPGA还具有小型化、低功耗、多功能、集成度高、保密性好、升级容易、可无限次反复编程、并有现场模拟调试验证的优点。考虑到上述情况,我们选用FPGA作为系统的核心处理器来实现系统设计。系统的视频显示方案考虑了两种:一是采用四个显示屏幕来显示相对应的监控区域,二是在同一个屏幕上显示四幅来自不同区域的图像等等。显然,第一种方案的优点在于视频处理工作量少,更利于实时显示。第二种方案则需要对采集到的视频信息进行拼接处理等操作,因此需要较多的处理时间,但它能体现资源、空间的利用节约和环保理念。因此我们最后还是选用第二种。1采集模块fpga图像处理综合考虑视频图像质量、实时性、成本等多方面要求,本系统的设计方案确定为:由四路AK8856视频采集芯片分别采集前门、后门、车厢内部及车尾的视频信号,在FPGA中进行四合一的视频信息拼接处理,然后再通过视频DA处理并在显示器上播放。图1为系统的硬件结构图。系统采用的处理器芯片为Altera公司的CycloneIII系列FPGA芯片,该系列芯片具有功耗低、成本低的优点,同时Altera公司作为全球最大可编程器件供货商之一还提供了成熟、丰富的IP核供设计者使用,从而可以大大的降低开发成本,缩短开发时间,使产品尽早的供应市场。视频采集芯片选用AK8856,通过配置I2C总线,AK8856可以把NTSC或PAL格式的复合视频信号转换为ITU-RBT.601标准的数字视频信号供处理器处理。视频编码芯片选择同样来自AKM公司的AK8817,该视频DA芯片可以看作是AK8856对视频的逆处理,最终可以将四合一的图像实时的显示在显示器上。由于处理的视频数据量比较大,因此还选用了两片16位(扩展成32位)SDRAM进行视频数据的缓存,所选芯片为HY57V561620。2模块设计按照系统的硬件结构,可以将系统分割成以下三个子模块进行设计,分别是视频采集模块,视频合成模块,视频显示模块。2.1模拟视频数据到数字视频信号的转化四路视频的AD转换均由视频AD芯片AK8856完成AK8856在工作之前需要通过I2C总线对其内部寄存器进行配置。虽然I2C协议支持多主控模式,但是在同一时刻只允许有一个主控工作,这就要求对I2C接口进行扩展,如果选择别的处理器,需要选择额外的I2C扩张芯片进行处理,而选择FPGA作为处理器只需要四组普通的I/O口来模拟I2C接口即可完成,节约了面积资源和成本资源。四路视频AD完全相同,以下以一路视频为例,分析模拟视频信号到数字视频信号的转化。AK8856能把NTSC或者PAL格式的复合视频信号转变为数字信号,它可以输出三种接口形式的数字视频信号:ITU-R656格式(无同步信号)、摄像头格式(有同步信号)、ITU-R601格式(有同步信号)。输出的数字图像大小格式从QCF到VGA可选。本设计选择的输入格式为PAL格式的复合视频信号,输出接口选择的为ITU-R601模式,图像大小选择为CIF格式(352X288)。FPGA通过I2C接口,将寄存器的值写到视频AD芯片使之工作。因此此处需要设计基于FPGA的I2C接口,在文献中,作者已经进行过探讨和研究,此处将不再探讨。视频数据输出接口采用模式3,按照芯片的数据手册,配置相应的寄存器,可得到如图2所示的时序关系图。其中,CLKO表示输出数据时钟,这里是27MHZ;HD/VD是行有效信号;VD/VAF是帧有效信号;DVALID则是输出数据有效信号;数据中的“X”表示此时的数据不确定。在这些控制信号的作用下,视频数据按照Cb,Y,Cr,Y,Cb,Y,Cr,Y…的4:2:2格式顺序输出。2.2存储地址的对应存储视频合成是本课题的重点研究内容之一。具体方案如下:经过视频AD后得到的四路数字图像按照最后在显示器上显示的位置对应存储在SDRAM中,第一路视频在显示器的左上区域,对应于存储在SDRAM的左上区域,第二路视频在显示器的右上区域,对应于存储在SDRAM的右上区域,以此类推,四路视频数据分别存储于SDRAM的左上、右上、左下、右下四个区域。读出时按照地址递增顺序,即可实现视频的合一处理。经前部分处理之后得到的四路数字视频信号数据格式完全相同,其中一路视频处理的硬件电路如图3所示。由于四路视频数据的输入不可能完全同步,所以此处选用了异步FIFO来达到异步数据同步处理的效果,四个FIFO的写时钟分别来自于前端的各自CLKO,四个FIFO的读时钟则来自同一个信号PLL＿CLK(CLKO的四倍频),从而达到同步处理的效果。Altera公司免费提供异步FIFO的IP核供设计人员使用,只需使用者匹配参数即可完成自己的设计。为了减少读写存储器操作的次数及充分利用两片存储器32位宽的特点,需要对输入视频数据进行4BYTE(32bits)数据的缓存。在QuartusII中编写该模块的Verilog程序代码,仿真结果如图4所示。可以看出,较好地完成了数据从8位到32位的缓存处理。四路视频数据都需要通过异步FIFO的处理和4BYTE数据的缓存,然后再通过一个四选一选择器,等时的存入相应SDRAM的地址中去。为了使数据和地址一一对应,需将存储器空间进行如下分配:(1)先按照列划分,把空间等分为上下两个区域;(2)再按照行划分,把行划分为前后两个半行。这样就把整个存储器等分为4个区域。这四个区域分别与采集到的四路视频数据一一对应:第一路视频存放在上半区域的前半行空间,第二路视频存放在上半区域的后半行空间,第三路视频存放在下半区域的前半行空间,第四路视频存放在下半场的后半行空间。当四场视频数据全部存到存储器后,按照地址递增顺序输出,便得到了视频的4合1处理结果。如何实现视频数据与存储器地址的一一对应存储,下面以4幅图像,每幅图像4X3个像素为例,分析存储器地址的生成。图5(b)表示4幅来自不同通道的视频图像最终在显示器上的排列位置。以占据左上角的通道1视频信号的数据地址为起始基地址,则通道2、3、4的数据地址(addr2,addr3,addr4)可在通道1的数据地址(addr1)上分别加上相应的常数C1,C2,C3而得到。其中C1=4(一行图像的像素点),C2=24(通道1和2的两帧图像的像素点之和),C3=28(两帧图像的像素点加上一行图像的像素点)。所以,地址生成按照下面步骤进行:(1)首先生成通道1数据的地址(addr1)(2)其次生成其他通道数据的地址;按照上述的思路,在QuartusII下进行编写Verilog程序,部分代码如下:对上述设计进行功能仿真,可得到如图6所示的仿真波形。由仿真结果能看出,生成的地址依次为0、4、24、28、1、5、25、29…与像素点1、a、A、!、2、b、B、@…达到了一一对应的关系。2.3基于i2c的热容量设计视频的DA转换选用AK8817,这款DA芯片也来自于AKM公司,它负责数字视频到模拟复合视频或分量视频的转换。AK8817也是采用I2C方式来配置寄存器的,选用该芯片降低了设计的时间成本。由于输入视频数据为8bit分量格式,输入有效视频数据的顺序为Cb,Y,Cr,Y,Cb,Y,Cr,Y….,所以在输入到AK8817之前需要将32bit的数据转换为8bit的数据,即视频合成模块中数据缓存的逆处理。3公共交通监控系统本文介绍了一种基于FPGA技术的新的公共交通监控系统。相比较现有公交监控系统只对后门监控的局限性,新系统可以实现对车厢内外车况的全面实时监控。该系统对于提高公共交通系统安全性有