机载航空电子中一种多格式视频叠加模块的设计

机载航空电子中一种多格式视频叠加模块的设计

0高性能多格式视频选择叠加技术随着工程技术和视频技术的快速发展，国内空乘服务系统的综合显示和处理技术也得到了很好的发展。现代飞机的性能不断提高,飞行员需要处理和感知的信息越来越多。为了使飞行员能够科学合理地获取不同时段所关心的信息,需要将不同信息融合叠加在特定的位置上。这些信息来自于飞机不同部位的传感器终端,并且以不同的格式传输到综合显示处理系统。为了这些信息能够适时地融合叠加在主画面上,需要研究高性能多格式视频选择叠加技术。高性能多格式视频叠加模块是机载综合显示处理系统中实现多种格式视频信息叠加的平台。以标准XMC背板结构形式连接在CPU模块上,接收CPU模块发送的高速视频数据和显示命令,加速显示在多功能显示器上。接收多种外视频信息,诸如气象雷达信息、观察瞄准信息、态势信息等。这些外视频信息以不同格式传输,如PAL、XGA、DVI和LVDS视频信号等。并将接收和解码的任何一种外视频信息叠加在主画面相应位置上,为飞行员提供融合后的有效视频信息。1视频叠加子系统设计视频叠加模块是高性能多格式视频叠加技术的硬件平台,位于航空电子系统的综合显示处理子系统中,完成主画面的生成和三种不同外视频信号的选择叠加功能。主要功能电路包括图形处理器电路、外视频解码电路、视频选择叠加电路和视频输出控制电路等。视频叠加模块组成框图如图1所示。图1视频叠加模块组成框图(参见下页)2视频映射模块的硬件设计2.1视频数据和命令的网络物理连接图形处理器电路是视频叠加模块的核心部分,实现主画面的加速显示功能,和PPC8640CPU模块直接通讯,接收CPU模块发送的视频数据和显示命令,加速渲染到多功能显示器上,为飞行员提供飞行和导航等主要信息(或者数字地图信息)。它和CPU模块通过PCI_E总线物理连接,实现了视频数据和命令的高速交换传输。图形处理器采用AMD公司的E4690芯片(也叫M96芯片),该芯片是为新一代低功耗多媒体系统而设计的高性能图形处理器,支持2D/3D硬件加速,支持OpenGL图形接口标准,内建多条并行图形处理流水线,采用多芯片封装技术,内部集成512MByte的DDR显存。E4690芯片主要性能如下:1)E4690芯片工作主频最高600MHz;2)支持2D/3D图形硬件加速,硬件支持OpenGL图形接口标准;3)芯片集成了显示存储器,容量共512MByte,时钟频率最高800MHz;4)提供两路独立的显示输出通路,支持双屏显示,可配置为1路DVI输出接口和1路数字RGB输出接口或者LVDS视频接口;5)分辨率支持1600×1200,刷新频率支持60Hz;6)提供PCI-E总线接口,支持×8或×16,配置为×8。2.2视频解码模块视频解码电路实现不同视频格式的解码功能,分为四个部分:PAL视频解码、DVI视频解码、VGA视频解码和LVDS视频解码。不同格式的视频信号解码成数字RGB信号,传输到FPGA中进行叠加处理。PAL视频和VGA视频解码采用芯片ADV7403,该芯片是高品质多种格式的视频解码器和图形数字化器,支持解码PAL、NTSC和SECAM视频,支持解码复合RGB视频,支持解码复合视频信号等。本模块采用两片ADV7403芯片,分别解码PAL和VGA信号,这样可以实现无缝切换。DVI视频解码器采用TFP401芯片,它是DVI信号并/串数字接收器,能将DVI信号转换成数字RGB信号。LVDS解码器采用DS90CF384芯片,主要实现M96图形处理器输出的LVDS信号转换成数字RGB信号。2.3视频选择叠加电路视频选择叠加电路是视频叠加模块的重要组成部分,主要功能是将图形处理器产生的视频信息作为主画面或者背景画面,将三路外视频中的任何一路选择叠加在主画面的需要融合该信息的地方。视频选择叠加电路由核心部件FPGA和外围电路4片SRAM组成,FPGA是视频叠加逻辑算法的硬件平台,SRAM是为缓冲外视频信息而设计。FPGA接收前端内外视频共四路,后端输出信号两路,从FPGA外接的IO管脚数和综合性能考虑,本模块FPGA选择Xilinx公司的XC4VLX25可编程逻辑芯片,它的门电路数目约为100万,并且可分配的块RAM达到了1296kbits,8个数字时钟管理器DCM,用户可用的IO管脚为448个,1.2V核心电压。这些性能满足本设计对FPGA资源的需求。2.4多功能阅读器支持的视频视频叠加电路FPGA输出的视频信息流是融合叠加后的信息,是飞行员某特定时段需要叠加的有效信息。这些有效视频流的输出格式是数字RGB格式,不能直接输出到多功能显示器上,需要转换成多功能显示器支持的视频格式。视频编码电路将实现这个功能,它将FPGA输出的视频信息转成两路输出,一路为LVDS,一路是XGA信息。LVDS信号直接输出到多功能显示器,XGA信号输出到系统外的视频记录仪上。LVDS视频编码采用DS90CF383芯片,该芯片可将并行输入的28位LVTTL/LVCOMS数据转换成4路串行LVDS数据流。XGA编码器采用芯片ADV7123,该芯片是一个3通道的高速数字信号转换成模拟信号的转化器,每通道宽度可达10位,可将数字RGB转换成模拟的XGA信号。3视频重叠逻辑与相关算法的设计视频叠加模块在FPGA中实现的逻辑算法主要有视频选择切换和视频叠加。图2是FPGA及其外围连接器件逻辑功能框图。3.1视频选择和切换逻辑视频叠加模块在通电完成初始化后,M96图形处理器接收CPU模块的显示数据和命令,将主画面视频信息流加速显示到多功能显示器。当飞行员在某一特定时域,按键选择某一外视频信息时,按键指令将通过CPU模块被M96图形处理器捕获,M96图形处理器将捕获的信息传送给FPGA中的视频选择和切换逻辑功能块,该部分逻辑解析出需要叠加的外视频通道号。如图2所示,当视频选择和切换逻辑获悉需要叠加的外视频是PAL、DVI或者VGA时,它将初始化相应的解码器。当某一路解码器初始化完成后,视频信息流将进入FPGA,接下来进行码流解析,提取有效的视频像素信息,经过FIFO缓冲和SRAM读写控制后,有效像素信息被存储在SRAM中。视频叠加模块三路外视频的分辨率不尽相同,DVI视频分辨率为1024×768,刷新频率是60Hz,VGA视频分辨率为640×480,刷新频率是60Hz,PAL视频分辨率为720×576,刷新频率是50Hz。图形处理器视频流的分辨率为1024×768,刷新频率是60Hz。刷新频率和主画面相同的,叠加算法相对简单。PAL视频刷新频率是50Hz,叠加算法的思想较为复杂,首先需要在奇偶交替的50场画面的每一场中进行场内插值运算,得到50帧图形,再将顺序输出的5帧图形的第5帧重复一次,这样可以得到60帧的图形,这个方法能够获得稳定的60Hz频率的PAL视频流。该算法的优点在于能够很好地解决存偶加帧算法出现的字符闪烁问题,也能很好地避免奇偶交替算法带来的视频迟滞跳跃现象。3.2画面视频多模型的叠加视频叠加逻辑实现刷新频率相同的两种视频的叠加,分辨率可以不同,并且将两种视频叠加在同一坐标系下。本设计中采用的叠加算法是阿尔法混合叠加,假设主画面视频像素点为I式(1)中a可以取0和1之间的任何值,取0时,叠加结果是外视频不被叠加的效果,a为1时,外视频覆盖底图的叠加效果,a为0.5时,效果是半透明叠加。a在0和1之间连续取值,叠加效果可以在255个灰度等级之间连续变化。另外,在叠加矢量汉字时,矢量字会在a趋近于0时留下黑色边框,本设计采用叠加补充算法,对矢量字边框像素点周围四个点进行插值,得到新的像素点取代原像素点,这样可以消除残留的黑色边框,获得很好的叠加效果。3.3显示有效像素当视频像素点经过叠加逻辑处理后,得到最终需要显示的有效像素。此时,输出控制逻辑将这些有效像素进行数据编码,转换成需要的格式,以符合VESA制式的时序将有效像素输出到后续的编码器中。4视频叠加叠加视频叠加模块接收多功能显示器周边按键命令,开始工作时默认显示主画面,当按键选择任一路外视频时,即选择叠加某一路外视频信号,并且能够按照需要实现覆盖叠加和半透明叠加,视频叠加效果图如图3所示。视频叠加后图像内容完整,显示清晰稳定,满足综合显示处理系统对视频信号选择叠加功能的要求。5飞行信息的图和所在机构视频叠加模块是综合显示处理系统的重要部件,它以图形处理器M96和FPGA为核心,实现了大量视频图形信息的加速显示,如数字地图和飞行