IC测试仪测试方案

IC测试仪及其配套软件测试方案一、软件调试电子科技大学20237一、软件调试VC++6.0Windows2023VC++6.0内调试，局部功能需与测试仪硬件结合进展调试。界面调试参数软件调试手段：软件调试。patterTR6010patterpattenproject.pn件。调试手段：软件调试。测试仪资源设置局部调试手段：软件调试。TR6010bin的测试模式设置、测试时间设置、通道设置、电平位移设置ViViVohVol设置、PMU设置〔relay设置、force设置、measure〕等，并project.est测试程序生成局部调试手段：软件调试。stn待测工程选择调试手段：软件调试。调试目标：能在用户指定的名目下选定待测工程。待测工程运行调试手段：软件调试。调试目标：调用PCI通信系统，将待测工程指令程序下载至测试仪，调RS232通信系统，猎取prober状态，为测试掌握函数〔见第2〕供给测试仪是否运行测试程序的掌握标志。芯片测试状态实时显示调试手段：软件调试。结果；生成统计报告文件、map报表输出界面调试手段：软件调试。调试目标：选择并显示测试报告文件、map帮助界面调试手段：软件调试。调试目标：集成简洁的软件操作说明页面。定位回测界面调试手段：软件调试。调试目标：具体功能实现在第一阶段中暂不涉及，仅设计根本界面。后台函数调试测试掌握函数调试手段：软件调试。RS232PC的数据交互，以及测试仪与prober的协调掌握。PCI调试手段：软硬件调试。调试目标：对测试仪进展写操作，下载测试工程程序，返回标志字至测试掌握RS232调试手段：软硬件调试。状态标志字至测试掌握函数。二、软硬件通信测试方案2-1所示，它由两块板卡组成，第一块板卡为PCI板卡，它由PCI9054，FPGA1，电平位移电路，规律组合电路以及局部LVDS电以及电平位移电路和局部LVDS电路组成。从图2-1PC与PCI9054的通信，PCI9054与的，与的通信以及FPGA2与测试卡的通信。通信的过程测试方案来检测。2-1读数据原理图〔PC机传送数据〕PCPCI9054PCI9054FPGA1的通信。接的测试，可以通过PCI9054与FPGA1的通信来验证。所以我们只要关注PCI9054FPGA1的通信就即可。首先我们必需了解它们之间有哪些信号的联接以及各自具有哪些相应的功能。信号列表：信号名 功能ADS# 地址选通信号，有效时表示一次传输的开头。BLAST# 突发完毕信号线，有效时表示本次突发传输已到最终LW/R# 读写选择信号，当它为高时为写，为低时为读。LCLK 时钟信号。LBE[3：0]# 通过它来掌握数据长度。CCS# PCI9054配置时使用。READY# 进入PCI9054时表示在总线上读的数据有效或者表示写数据传输完成。LSERR# 积偶校验错误时发起。DP[3:0] 总线从PCI9054PCI9054PCI9054写时检查。假设检测到错误就发出LSERR#中断〔READY#有效时才行〕WAIT# PCIPCI部等待状态的标志位。LINE# PCIINTA信号。特截取了关于积偶校验以及LOCAL端的中断引起PCI时相应信号的功能，以下是相应的波形图。2-2奇偶校验位的产生由图2-2我们可以看出在ADS#为低时，发起一次传输；BLAST#为低时表DP0DP12-3PCI端的中断由图2-3我们可以看出当一个LINT#PCIINTA#PCPCFPGA1的通信PCI9054FPGA1里面设计一个存储器。在这进展读写，然后观看它的波形是否符合相应的功能，抱负的PCITargetSingle公司所开发的软件PLXMON 配置成突发的方式由于利用DriverWizard能对单个字节进展相应的读写，所以我们就在PC2-5PCITargetSingleWriteCycleWriteFPGA1的通道之后，接下来的任务就是FPGA1与FPGA2的通信是否正常。PC〔写数据过程PCPCI9054、FPGA1的通信，以及FPGA1与FPGA2的通信，所以这个时期的任务主要是检测写数据通道是否顺畅，是否符合我们要要求的功能。FPGA1FIFOFIFO的设计。FIFO的设计FIFO2-6FIFO的原理图。异步FIFO原理图从图2-6可以看出：异步FIFO整个系统分为两个完全独立的时钟域—读时FIFORAM地址产生规律产生读掌握信号和读地址。在空满标志产生局部，由读写地址相互比较产生空满标志。FIFOModulefifo(reset,wr_clk,rd_clk,data_in_en,data_in,data_out,data_out_en,empty,full,aio,led);inputreset,wr_clk,rd_clk,data_in_en,data_out_en;input[31:0]data_in;output[31:0]data_out;outputempty,full;inputioloutputled;FIFOdata_in_ndata_out_据线〔data_in满。

data_o、读写时钟〔wr_cl、rd_cl〕/LVDS工作原理由于两块板卡的连线的距离长，考虑到信号有可能被衰减，特承受了LVDSLVDS技术作一个简洁的介绍。LVDS工作原理示意图如图2-7所示其驱动器由一个恒流源〔通常为3.5mA〕驱动一对差分信号线组成。在接收端有一个高的直流输入阻抗〔几乎不会消耗电流，所以几乎全部350mA的电压，当0”或“1”的规律状态。由于LVDS分为发送器和接收器，为单向传输的器件，在图2-8中可以看出特别在硬件图中设计了规律组合电路来掌握它的使能和流向。写过程PC2-8PCPCI9054PCI9054，PCI9054里面FIFOPCI9054ADS#wr_en，同时从测FPGA1里面的FIFO号的作用下，开头向下发送数据。FPGA2里面设计了一个偶校验电路，用了检测数据是否出错。假设出错则发出错误信号ERRO往回传，经FPGA1传递PCI9054LINT#PCIINTA#，PC32PCWr_clkWr_clkRd_clkRd_enWr_enADS#LD[31:0]FIFOLD[31:0]LVDS1DP[3:0]INTA#ERRODP[3:0]LINT#PCREADY#full电平位移PCI9054LVDS2*FPGA1ERROcontrol规律组合电路Rd_clkRd_enRd_enLVDS1*测试卡控制电路译码电路积偶校验电路DP[3:0]LD[31:0]电平位移ERROFPGA2LVDS2传数据与FPGA2的通信方案，就是基于相对简洁FPGA1里面设计一个异步FIFOFPGA2里面设计一个存储器和一个奇偶校验电路。对FPGA1里面的FIFO我们利用ADS#信产生的写使能以用测试卡产生的读FIFO端数据传递过来的时候，假设检测没有错误则放到存储器中，PCI9054LINT#PCI9054PCIINTA#PC通信功能。如图2-1所示，当测试卡上的数据预备完毕之后即发出一个中断信号interrpPCI9054LINT#INTA#PC机接收到中断之后即接收数据。在FPGA2中设计了一个偶校验产生电路，当数据传送到FPGA2里面时，传递到里面的钟来掌握FIFOFPGA1ERROFIFOPCI9054，由于PCI9054自有偶校验，当检测到数据有错时，就向LOCALLSERR#信号〔也就是偶校验错误信号PCIPERR#就执行重发送数据的操作。信号与我们在这里设计了两种方案来解决这个问题。方案1PCERROFIFOPCPC执行读操作之后即可依据所读的不同数据执行不同的操作。的时间内写。通过测试和比较我们将承受一个综合指标比较高的方案来解决这个问题。三、测试仪功能测试方案测试仪功能测试的根本方法〔测试仪开发前期〕3-13-1如图3-1PC机、FPGA开发板和规律或示波FPGA开发板用来接收由PCIFPGA开发板的输出信号则可通过规律、示波器等仪器来进展监测；同样，也可对FPGAPCPC与测PCpatterFPGA收，开关I/O设定，程控电源电压设定，总线掌握，测试结果回收等工程，确定通信系统无误。〔测试仪开发后期〕PC测试仪、探针台、DUT等。本地内存测试方案PEB板载本地内存用于存储由PCI在上述FPGA通信系统完全通过之后，可将内存电路接入到FPGA测试板卡的输出端口，利用FPGA通信将数据写入到内存当中，再通过FPGA程序读取内PC3-2总线掌握器多内存读写测试方案在单个内存测试通过之后，可进展多内存测试。由总线掌握系统选择每个FEBPCIPEB板PEBPCI到PCFPGA作为总线掌握的master设备，PEB板卡地址至中线，将指定PEB内存接入总线，预备数据发送。通过通信板卡上的FPGA总线掌握程序，将不同的数据写入到不同地址的内存PCIPC3-3总线掌握器多内存读写测试方案PEB板卡主掌握器测试方案PEB数据输出指定的测试波形，并将测试结果回送到本地内存中，换句话说，PEBPEB只应与本地内存发生交互，而不应干预通信系统。可使用的FPGA通用开发板，在PCFPGA的信号回收端口FPGA内部的期望响应和实际响应比较功能是否正确。3-4PEBPEBFPGA和PCPEB本地内存发送数据，由FPGAFPGA输出测试波形是否正确。3-5PEB主掌握功能测试程控电源、振荡器测试方案FPGAD/A转换器写入E818端口供电，用示波器测试E818输出，确定E818端口能输出指定电平的测试波形。系统供给时钟信号，可承受一般晶振实现，利用示波器可测试其输出波形是否正确。PMU测试方案PMUPatter关模块，用FPGA开发板向D/APMU测试端口施加电压A/DFEBFPGA经PCIPCA/D正确即转换精度能否到达要求。I/OPatter测试数据一样，I/OPCIPEB本地内存中，由PEB板载FPGA译码，在指定的端口给出继电器的开关信号，该测试可在进展FPGA和PCPMU协作、模拟总线、PMU通信测试方案PMUI/O进展整体测试。施加的测试电压及电流由PC端给出，同样通过PCI掌握，将测试数据分别送到各PEB本地内存中，由PEBFPGA读取内存中I/OPMU电压或电流送到模拟总线或本地测试forcePMUSenseFPGA中，然后通PCIPC图3-6PMU协作测试软硬件协同的生产测试方案的生产环境中进展。等。生产测试的内容：·Function·Idd·Voh·Vol·Ioh·Iol·Iih·Iil·连续测试·定位回测〔THEEND 〕出师表两汉：诸葛亮不懈于内，忠志之士忘身于外者，盖追先帝之殊遇，欲报之于陛下也。诚宜开张圣听，以光先帝遗德，恢弘志士之气，不宜妄自菲薄，引喻失义，以塞忠谏之路也。宫中府中，俱为一体；陟罚臧否，不宜异同。假设有作奸犯科及为忠善者，宜付有司论其刑赏，以昭陛下平明之理；不宜偏私，使内外异法也。侍中、侍郎郭攸之、费祎、董允等，此皆良实，志虑忠纯，是以先帝简拔以遗陛下：愚以为宫中之事，事无大小，悉以咨之，然后施行，必能裨补阙漏，有所广益。愚以为营中之事，悉以咨之，必能使行阵和谐，优劣得所。愿陛下亲之、信之，则汉室之隆，可计日而待也。臣本布衣，躬耕于南阳，苟全性命于乱世，不求闻达于诸侯。先帝不以臣卑劣，猥自枉屈，三顾臣于草庐之中，咨臣以当世之事，由是感谢，遂许先帝以驱驰。后值倾覆，受任于败军之际，奉命于危难之间，尔来二十有一年矣。先帝知臣慎重，故临崩寄臣以