分立元件门电路

分立元件门电路第1页，课件共84页，创作于2023年2月§3.1概述

门：电子开关满足一定条件时，电路允许信号通过

开关接通。开门状态：关门状态：条件不满足时，信号通不过

开关断开。第2页，课件共84页，创作于2023年2月开关作用二极管反向截止：开关接通开关断开三极管（C,E)饱和区：截止区：开关接通CEB开关断开正向导通：CEB第3页，课件共84页，创作于2023年2月§3.2分立元件门电路FABD1D2+12V3.9KR逻辑变量0V3V逻辑函数uAuBuF0V0V0.3V0V3V0.3V3V0V0.3V3V3V3.3V一、二极管与门(uD=0.3V)第4页，课件共84页，创作于2023年2月规定高电位：1低电位：0正逻辑极性指定负逻辑极性指定高电位：0低电位：1混合逻辑I:负逻辑O:正逻辑一般采用正逻辑I:正逻辑（input)O:负逻辑(output)第5页，课件共84页，创作于2023年2月0.3V3.3VFABD1D2+12V3.9KR0V3V“0”“1”“1”“0”第6页，课件共84页，创作于2023年2月uAuBuF0V0V0.3V0V3V0.3V3V0V0.3V3V3V3.3V000010输入输出

ABF100111真值表:真值表:

n个变量N=2n种组合第7页，课件共84页，创作于2023年2月000010输入输出

ABF100111真值表功能：当A与B都为高时，输出F才为高。F是A和B的与函数逻辑式：F=A•B“•”:逻辑与运算逻辑乘法运算111第8页，课件共84页，创作于2023年2月逻辑符号：&ABF二极管与门任0则0全1则1口诀：波形图（时序图）ABF第9页，课件共84页，创作于2023年2月二、二极管或门FABD1D2-12VR0V3V-0.3V2.7VuAuBuF0V0V-0.3V0V3V2.7V3V0V2.7V3V3V2.7V(uD=0.3V)第10页，课件共84页，创作于2023年2月FABD1D2-12VR0V3V“0”“1”-0.3V2.7V“1”“0”000011输入输出

ABF101111真值表真值表第11页，课件共84页，创作于2023年2月功能：当A或者B任意有一个为高，或同时都为高时，输出F就为高。F是A和B的或函数。逻辑式：F=A+B“+”:逻辑或运算逻辑加法运算000011输入输出

ABF101111真值表011101111第12页，课件共84页，创作于2023年2月逻辑符号：ABF二极管或门任1则1全0则0口诀：波形图（时序图）ABF第13页，课件共84页，创作于2023年2月三、三极管非门AF0.3V3.2V保证UA=0.3V时,三极管可靠截止1)当UA=0.3V时:+2.5VD+12V1.5K1K18K-12VP=30T工作情况:设:T截止要求:UBE0.5V第14页，课件共84页，创作于2023年2月当UA=0.3V时:设:IB=0A0.3V1.5K1K18K-12VP+12VF+2.5VD=30TIBUp=-12/18+0.3/1.51/18+1/1.5=-1.8VD导通,起箝位作用:

UD=0.7V

箝位二极管Up<0.5VT截止

UF=2.5V+0.7V=3.2V3.2V第15页，课件共84页，创作于2023年2月2)当UA=3.2V时:设:T饱和导通.A3.2V1.5K1K18K-12VP+12VF+2.5VD=30TIB

IBsT的UCES=0.3V,UBE=0.7V。即UF=0.3V,D截止。检验T饱和条件:临界饱和基极电流=ICS

第16页，课件共84页，创作于2023年2月估算IB:先计算IBS:IBS=(12-0.3)/1K30=0.39mA=0.96mA

IB

>

IBs,T饱和的假设成立。得:UF=0.3VA3.2V1.5K1K18K-12VP+12VF+2.5VD=30TICIBI1I2I1=I2+IB0.3V第17页，课件共84页，创作于2023年2月0110真值表FAD+12V+2.5V1.5K1K18K-12VP=300.3V3.2V0.3V3.2V输入输出

AF“0”“1”“1”“0”第18页，课件共84页，创作于2023年2月0110

真值表输入输出

AF功能：当A为高时,输出F为低；A为低时，F为高。F是A的非函数。逻辑式：F=逻辑求反运算“–”:逻辑非运算第19页，课件共84页，创作于2023年2月逻辑符号：三极管非门波形图（时序图）A1AFF求反运算第20页，课件共84页，创作于2023年2月四、DTL电路ABD1D2+12V3.9KR二极管与门与非门：A•BAB(Diode—TransistorLogic)-12V三极管非门D+12V+2.5V1.5K1K18KP=30F第21页，课件共84页，创作于2023年2月与非门：任0则1全1则0口诀：&ABF逻辑式：逻辑符号：F=第22页，课件共84页，创作于2023年2月或非门：ABD1D2-12VR二极管或门A+BD+12V+3V1.5K1K18K-12VP=30三极管非门FA+B第23页，课件共84页，创作于2023年2月或非门：任1则0全0则1口诀：ABF逻辑式：逻辑符号：F=第24页，课件共84页，创作于2023年2月采用不同的逻辑极性，则实现的逻辑关系也不同。例：二极管与门（正逻辑）AB+12VR0V3V0.3V3.3VFLLL000111001110LHL010

101011100HLL100011101

010HHH111000110001I:+O:-

ABF正逻辑负逻辑混合逻辑混合逻辑电平状态表逻辑真值表I:-

O:+(ABF)(ABF)第25页，课件共84页，创作于2023年2月LLL000111001110LHL010

101011100HLL100011101

010HHH111000110001I:+O:-

ABF正逻辑负逻辑混合逻辑混合逻辑电平状态表逻辑真值表I:-

O:+(ABF)(ABF)正逻辑负逻辑混合逻辑混合逻辑(I:+O:-)(I:-

O:+)逻辑式：F=ABF=A+BF=ABF=A+B

逻辑关系:正与门;负或门;

混合逻辑与非门,或非门。注意：若无特殊说明，一般均采用正逻辑。

第26页，课件共84页，创作于2023年2月逻辑关系:正逻辑负逻辑混合逻辑混合逻辑(I:+O:-)(I:-

O:+)正与门;负或门;混合逻辑：与非门,或非门。正与非门;负或非门;混合逻辑：与门,或门。正非门;负非门;

混合逻辑：逻辑恒等。注意：一般均采用正逻辑。

第27页，课件共84页，创作于2023年2月1、体积大、工作不可靠。2、需要不同电源。3、各种门的输入、输出电平不匹配。分立元件门电路的缺点第28页，课件共84页，创作于2023年2月

§3.3TTL与非门

数字集成电路：在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。使用时接：电源、输入和输出。数字集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点。TTL型电路：输入和输出端结构都采用了半导体晶体管，称之为:Transistor—TransistorLogic。第29页，课件共84页，创作于2023年2月100个以下：小规模集成电路

(SmallScaleIntegration:SSI)几百个：中规模集成电路（MediumScaleIntegration:MSI

)几千个：大规模集成电路（LargeScaleIntegration:LSI

)一万个以上：超大规模集成电路（VeryLargeScaleIntegration:VLSI

)名称第30页，课件共84页，创作于2023年2月3.3.1TTL与非门电路结构和工作原理一、结构0.3V3.4V+5VABCFR4R2R13kT2R5R3T3T4T1T51007503603K第31页，课件共84页，创作于2023年2月+5VABCR1T1R2T2R3FR4R5T3T4T5输入级输出级中间级第32页，课件共84页，创作于2023年2月T1与R1组成输入级：T1—多发射极晶体管：实现“与”运算。等效电路

b1=A•B•C

c1+5VR1T1b1ABCc1AB+5Vb1R1C第33页，课件共84页，创作于2023年2月+5VR1c1T1b1ABCR2T2R3FR4R5T3T4T5“与”“非”复合管形式与非门输出级第34页，课件共84页，创作于2023年2月+5VR1c1T1b1ABCR2T2R3FR4R5T3T4T5“与”“非”复合管形式

TTL与非门输出级0.3V3.4V第35页，课件共84页，创作于2023年2月二、工作原理1、任一输入为低电平（0.3V）时+5VFR4R2R1R5R3T3b1ABC“0”

截止c1T1T5T2T41V0.3V第36页，课件共84页，创作于2023年2月UF=5-UBE3-UBE4-UR2

3.4V高电平！+5V“0”FR4R2R13kR5T3T4T1b1c1ABC1VUFRLT2

，T5：截止逻辑关系:任0则1第37页，课件共84页，创作于2023年2月2.输入全为高电平（3.4V）时4.1V3.4V“1”(3.4V)T5T4发射结全反偏R2+5VFR4R1T2R5R3T3T1b1c1ABC电位箝在2.1V0.7V1.4V第38页，课件共84页，创作于2023年2月2.输入全为高电平（3.4V）时全导通(T2、

T5饱和)T5T4R2截止T1:倒置状态C、E作用颠倒+5VFR4R1T2R5R3T3T1b1c1ABC1V0.7V1.4V“1”(3.4V)发射结全反偏电位箝在2.1V第39页，课件共84页，创作于2023年2月UF=0.3V饱和T1T2T5T2：截止逻辑关系：全1则0+5VFR2R13kR3b1c1ABC“1”(3.4V)电位箝在2.1V发射结全反偏第40页，课件共84页，创作于2023年2月TTL与非门&ABCF输入任0：T2、T5截止,T3、T4导通；U0=U0H

。输入全1：T4截止,T2、T5饱和导通;U0=U0L

。逻辑关系：任0则1全1则0与非门第41页，课件共84页，创作于2023年2月3.3.2TTL与非门外特性和参数测试电路一、电压传输特性：UO

UI&+5VUIUOR第42页，课件共84页，创作于2023年2月简化的传输特性(UOUI)曲线—二值性曲线UOHUOLUIHUIL1.4UTUO(V)UI(V)1231230截止区(T5：关门)转折区(过渡区)饱和区(T5：开门)阈值电压:UT=1.4V

门槛电压(Threshold)+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC1007503603K第43页，课件共84页，创作于2023年2月

通用：UOH2.4V，

UOL

0.4V

典型值：

输出高电平UOH=3.4V

输出低电平UO

L

=0.3V

阈值电压

UT

=1.4V1.输出端2.输入端：

典型值：输入高电平

UIH=3.4V

输入低电平

UIL

=0.3V

通用：UIUT

UI=“1”，与非门开门UO

L；

UI<UT

UI=“0”，与非门关门

UOH。

典型参数：第44页，课件共84页，创作于2023年2月二、输入负载特性(UIRI)

UIVRIC+5VR4R2R13kb1100750FT2R5R3T3T4T1T5c1AB3603K第45页，课件共84页，创作于2023年2月UI=RIRI+R1(5-UBE1)=4.3RI3+RI例：RI=0.5K

UI=0.6V<UT

UI为低电平当RI较小时：设：T2、T5截止截止R4T2R3c1T1+5VR13kT5b1RIUIR2R5T3T4F第46页，课件共84页，创作于2023年2月当RI较小时：UI<UT,

T2、

T5截止，T3、T4导通：UF=UOH。T1+5VR13kb1RIUIR2R4R5T3T4UFRLF第47页，课件共84页，创作于2023年2月当UI=UT时，T5将饱和导通:UF=UOL;此时RI=?求出：RI=1.45K

临界电阻即:1.45K;1.4=RIRI+3(5-UBE1)1.4V当RI1.45K时

箝位UI=1.4V,UF=

UOL。1.45K饱和UF=UOL+5VRIFR2R13kT2R3T1T5b1c12.1V1.4V0.7V第48页，课件共84页，创作于2023年2月20RI(K)UI(V)12310.60.51.41.45多余输入端处理：接+5V若悬空:UI=“1”输入端并联使用对应:UOH对应:UOLABCF

UIVRI&第49页，课件共84页，创作于2023年2月RI

UI关系

:RI1.45K时:输入端（UI）相当于接“1”(高电平);RI<1.45K时:输入端（UI）相当于接“0”(低电平);RI=

(输入端悬空)时：相当于接“1”

(高电平)。

第50页，课件共84页，创作于2023年2月三、扇出系数(fanout)

与非门输出驱动同类门的个数：N8

。与非门的扇出系数一般是10。——带负载能力驱动器：扇出系数可以大于20。第51页，课件共84页，创作于2023年2月1.与非门输出为高电平时：（UIL:T2、T5截止，T3、

T4导通。）

拉电流：IOH（几百)iORL(等效)拉电流能力：维持UOH时，所允许的最大拉电流值。+5VR4R2R5T3T4UOH第52页，课件共84页，创作于2023年2月2.与非门输出为低电平时：iORL+5V(等效)灌电流：IOL约十几mA灌电流能力：维持UOL时，所允许的最大灌电流值。+5VR2R13kT2R3T1T5b1c1UOL第53页，课件共84页，创作于2023年2月四、动态特性tuiotuoo50%50%tp1tp2导通传输时间截止传输时间波形边沿变坏延迟变化uo

平均传输时间（Propagationdelay)tpd=tp1+

tp22典型值：310ns第54页，课件共84页，创作于2023年2月对TTL与非门的要求：1）掌握其逻辑关系：任0则1，全1则0；2）掌握其典型参数，会使用；3）了解其基本结构，能定性分析其工作原理。第55页，课件共84页，创作于2023年2月

§3.4其它类型的TTL门电路一、集电极开路的与非门（OC门）1.问题的提出标准TTL与非门进行与运算:&ABEF&CD&G1AB

CD&ABEF&CDG能否“线与”？（OpenCollector)G=EF=AB

CD

EF

EF第56页，课件共84页，创作于2023年2月问题：TTL与非门的输出电阻很低。i功耗与非门截止：

T4热击穿iUOL与非门导通：不允许&ABEF&CDG与非门截止与非门导通+5VR4R2T3T4T51007503KR3UOH+5VR4R2T3T4T51007503KR3UOL第57页，课件共84页，创作于2023年2月2.OC门结构+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC去掉T3,T4标准TTL与非门可以断开第58页，课件共84页，创作于2023年2月（Open

Collector)F=ABC&符号缺角集电极开路“与”“非”RL（外接）UCCFT5+5VR2R13kT2R3T1b1c1ABC特点：RL和UCC可以外接。第59页，课件共84页，创作于2023年2月3.“线与”电路F=F1F2F3RL（外接）任0则0全1则1F&&&UCCF1F2F3A1B1C1A2B2C2A3B3C3“线与”使用OC门的关键是选择外接RL:根据带负载情况确定。第60页，课件共84页，创作于2023年2月二、三态输出与非门（TS门）(ThreeState)三种状态高电平低电平高阻状态（禁止状态）标准与非门输出状态第61页，课件共84页，创作于2023年2月1.三态门结构控制端DEE1(使能端:Enable）AB输入端+5VFR4R2R1T2R5R3T3T4T1T5第62页，课件共84页，创作于2023年2月

2.工作原理F“1”3.4V截止“0”0.3V工作状态E=“0”+5VR4R2R1T2R5R3T3T4T1T5ABDEE1第63页，课件共84页，创作于2023年2月F“0”0.3V“1”3.4V截止导通截止E=“1”高阻状态（禁止状态）+5VR4R2R1T2R5R3T3T4T1T5ABDEE1

E=“1”时：F=Z(高阻状态)1V第64页，课件共84页，创作于2023年2月&ABF符号：功能表：0（工作状态）输出E接低电平时为工作状态1高阻状态（禁止状态）第65页，课件共84页，创作于2023年2月若去掉使能端的非门：+5VFR4R2R1T2R5R3T3T4T1T5控制端(使能端:Enable）AB输入端DE第66页，课件共84页，创作于2023年2月&ABF符号：功能表：接高电平时为工作状态1（工作状态）输出E0高阻状态（禁止状态）第67页，课件共84页，创作于2023年2月3.用途主要作为TTL电路与总线（BUS)间的接口电路公用总线E1E2E3用公用总线分时传送不同数据译码器&A1B1E1&A2B2E2&A3B3E3门工作门工作门工作第68页，课件共84页，创作于2023年2月三、与或非门&CD&AB1F+ABCDFF=AB+CDF=AB+CD简化的等效逻辑图:逻辑符号:ABCDF&&第69页，课件共84页，创作于2023年2月§3.5MOS门电路一、MOS电路的特点：２、是电压控制元件，静态功耗小。3、允许电源电压范围宽（318V）。4、扇出系数大，抗噪声容限大。优点１、工艺简单，集成度高。缺点：工作速度比TTL低。第70页，课件共84页，创作于2023年2月MOS门的开关作用MOS门

D、S极之间的开关状态受UGS的控制增强型：N沟道P沟道UGS>

UT

>0

(开启电压）UGS<UT

DS断开DS导通（几百欧）UGS<UT<0

(开启电压）UGS>UTDS导通（几百欧）DS断开第71页，课件共84页，创作于2023年2月二、MOS门电路1.MOS反相器（非门）0VUDD1)UA=

0V:工作原理:2)UA=UDD:UGSUT,T截止;UF=UDD,F=“1”。

NMOS增强型+UDDFARDSGTUDD0VUGS>UT,T导通;UF0V

,F=“0”。结构:第72页，课件共84页，创作于2023年2月0110真值表：输入输出

AF0VUDD

NMOS增强型UDD0V+UDDFARDSG逻辑式：F=1AF逻辑符号:第73页，课件共84页，创作于2023年2月有源负载的MOS反相器（非门）T2(负载管）T1(驱动管）逻辑式：F=AF+UDDDGSUGS=UDS>UT导通有源负载

NMOS增强型AF+UDDT1

(非线性电阻)第74页，课件共84页，创作于2023年2月2.CMOS反相器CMOS电路Complementary-Symmetry

MOS互补对称式MOST2(负载管）T1(驱动管）PMOS管NMOS管T1:ONT2:OFFOFFON同一电平:+UDDSDADSGF1)

结构第75页，课件共84页，创作于2023年2月“0”(0V)UGS<UT<0导通+UDDSDAFDSGT2T1PMOSNMOSUGS<UT>0截止“1”(+UDD