EDA课程设计课件

《数字电子技术基础》EDA课程设计课件

授课教师：祝宏

华中科技大学文华学院《数字电子技术基础》1

《课设》须知

一、时间共计2周，即18、19周；二、地点：实验室B208、B210、B211、B212和图书馆；三、集体授课，即18周的星期一下午；四、在约定时间的上午8：30～11：30,下午2：30～5：30为辅导答疑、上机、下载时间和自学设计查询资料等安排；五、负责答疑辅导及验收的老师是祝宏（1班）、赵慧（2班）；六、一人一组，下载演示，经教师验收及提问后，《课设》成绩有效；七、《课设》报告于19周周五前必须交到教师，不要复制，否则酌情处罚，倡导自学与交流，…

；《课设》须知2

《课设》须知八、成绩评定分3个部分：⑴基本功能下载演示；⑵功能扩展及应用描述语言VerilogHDL；⑶《课设》报告（*《课设》报告有规范要求）。

《课设》须知3讲座一：

《课设》开题及设计与仿真方法辅导讲座二：EDA开发板（装置）和〝下载〞过程

《课程设计》辅导讲座讲座一：《课程设计》辅导讲座4《数电课程设计》讲座一：

《课设》开题及设计与仿真方法

辅导

《数电课程设计》讲座一：

《课设》开题及设计与仿真方法5

第一部分《课设》概述

一、目的二、要求三、EDA技术简述四、数字系统的实现五、小型数字系统设计方法六、撰写《课设》报告格式及要求七、《课设》注意事项

第一部分《课设》概述6一、课程设计目的

1、课程设计是一实践教学环节，是针对《数字电子技术》课程的要求，结合实践对学生进行综合设计性训练，在自学和实践训练中培养学生理论联系实践和实践动手能力，独立地解决实际问题能力。一、目的：一、课程设计目的1、课程设计是一实践教学环节，是针对《7一、课程设计目的

2、通过课程设计是使学生熟悉和了解可编程专用数字逻辑电路的设计、开发流程，熟悉和了解现代EDA设计工具，初步掌握原理图形输入法和VerilogHDL语言的编程方法，掌握数字电子系统层次化的设计方法。一、目的：一、课程设计目的2、通过课程设计是使学生熟悉和8一、课程设计目的

3、提高学生应用计算机技术进行数字电路和中小型数字系统的设计、仿真和辅助分析的能力；4、重在参与（亲自实践!），体会过程（有很多细节!），积累知识和实践认识。注：中小型数字系统的定义：多个功能底层模块链接构成的顶层模块，即硬件系统。一、课程设计目的3、提高学生应用计算机9课程设计课题小型数字系统：〝多功能数字电子钟〞的顶层逻辑电路（参考）课程设计课题小型数字系统：〝多功能数字电子钟〞的顶层10二、课程设计要求1、综合应用《数字电子技术基础》课程中的理论知识去独立地完成一个设计课题；二、要求2、鼓励学生自学和查阅有关参考资料，培养学生独立分析和解决实际问题的能力；二、课程设计要求1、综合应用《数字电子技术基础》课程中11二、课程设计要求3、熟悉和了解现代EDA设计、编程、编译、仿真及下载技术的全过程；4、学会撰写课程设计报告；5、熟悉培养严肃认真的工作作风和严谨科学态度。二、课程设计要求3、熟悉和了解现代EDA设计、编程、编译12三、EDA技术简述

EDA是电子设计自动化（ElectronDesignAutomatio）目前电子技术的发展使电子系统越来越来复杂，传统的手工和简单工具已无法满足设计需求，因而利用计算机和相应的设计软件成为当前常用的设计方法。数字系统设计的发展日新月异，数字系统设计的理念和设计方法在过去的几十年时间也发生了深刻的变化，三、EDA技术简述三、EDA技术简述EDA是电子设计自动化（Elec13三、EDA技术简述

EDA是电子设计自动化（ElectronDesignAutomatio）数字系统设计过程被称之为一个自顶向下的分级设计过程。设计过程的任何阶段，都可以利用仿真工具对仍处于设计过程中的系统描述进行性能评估与正确性检测。一个电子系统设计就是从顶层到底层，边设计，边仿真，并依据仿真结果，反复调整或优化的过程。三、EDA技术简述三、EDA技术简述EDA是电子设计自动化（Elec14三、EDA技术简述目前EDA电子技术的发展已成为现代设计技术的核心，没有EDA技术支持，想要完成超大规模集成电路和专用功能集成电路的设计制造是不可想象。三、EDA技术简述三、EDA技术简述目前EDA电子技术的发展已成为现15三、EDA技术简述（ISP器件的开发流程）三、EDA技术简述（ISP器件的开发流程）16四、数字系统的实现

1、可编程逻辑器件（PLD－－ProgrammableLogicDevice）和EDA技术的出现改变了传统的设计思想，使人们可以通过设计芯片来实现各种不同的功能。将原来由电路板设计完成的工作大部分放在芯片中进行，大大减轻了原理图和印制板设计的工作量和难度，且增加了设计的自由度，提高效率。

四、数字系统的实现四、数字系统的实现1、可编程逻辑器件（PLD－－Pr17四、数字系统的实现2、目前EDA开发软件和PLD器件也提供了强有力的支持。用户只要对它编程就可以实现所需要的功能，而且可以反复修改、反复编程（至少一万次），保持信息时间有20年，具有无可比拟的方便性和灵活性。四、数字系统的实现四、数字系统的实现2、目前EDA开发软件和PLD器件也18四、数字系统的实现3、CPLD（ComplexProgrammableLogicDevice）/FPGA（FieldProgrammableGateArray）

还具有静态可重复编程或在线动态重构特性，使硬件的功能可象软件一样通过编程来修改，不仅使设计修改和产品升级变得十分方便，而且极大地提高了电子系统的灵活性和通用能力。（复杂PLD和现场可编程门阵列）

四、数字系统的实现四、数字系统的实现3、CPLD（Complex19四、数字系统的实现4、专用集成电路（ASIC）是指专门为某一应用领域或专门用户需要而设计、制造的集成电路。它可以将某些专业电路或电子系统设计在一个芯片上，构成单片集成系统，即片上系统SOC(SystemonChip)。ASIC作为集成电路（IC）技术与特定用户的整机或系统技术紧密结合的产物，与通用集成电路相比，在构成电子系统时具有以下几个方面的优越性：四、数字系统的实现四、数字系统的实现4、专用集成电路（ASIC）是20四、数字系统的实现

⑴缩小体积、减轻重量、降低功耗；⑵提高可靠性，用ASIC芯片进行系统集成后外部连线减少，因而可靠性明显提高；⑶易于获得高性能，ASIC是针对专门应用而特别设计的；系统设计、电路设计、工艺设计之间紧密结合，这种一体化的设计有利于获得前所未有的高性能系统；⑷增强保密性，电子产品中的ASIC芯片对用户来说相当于一个"黑匣子"，难于仿造；

⑸在大批量应用时，可显著降低系统成本。四、数字系统的实现四、数字系统的实现⑴缩小体积、减轻重量、降低功耗；四、21五、数字系统的设计方法1、分为原理图输入法和硬件描述语言设计两种方式。原理图输入法具有直观、形象等优点。硬件描述语言(如VerilogHDL语言）设计是一种利用文本形式描述自己的设计，然后利用EDA工具进行综合和仿真，最后转变为某种目标文件，再用CPLD和FPGA器件来具体实现。五、数字系统的设计方法五、数字系统的设计方法1、分为原理图输入法和硬件描述语言22五、数字系统的设计方法

2、普遍应用自顶向下的设计过程(Top-down)。首先从系统的顶层（顶层工程文件）开始，根据用户的要求对系统作准确描述，即确定系统的输入和输出的关系。再将系统划分和定义为能够实现的、相对独立的子系统（底层模块）设计，然后利用EDA来具体实现。五、数字系统的设计方法五、数字系统的设计方法2、普遍应用自顶向下的设计过程(23五、数字系统的设计方法

3、VerilogHDL语言是用于数字电路设计硬件描述语言，并已成为IEEE标准。可以很容易地把已完成的设计移植到不同厂家不同型号的型片上。VerilogHDL语言能形式化、抽象地表示电路的结构和行为，支持逻辑设计中层次与领域的描述，可借用高级语言的特点来简化电路的描述，并具有电路仿真与验证机制以保证设计的正确。此外，它还具有工艺无关性…。五、数字系统的设计方法五、数字系统的设计方法3、VerilogHDL语言24六、撰写数字系统的设计报告1、封面〝数字电路EDA课程设计报告〞、专业、班级、姓名、学号、合作者、指导教师及制作日期；2、标题及任务书；3、关键词（不少于5个）；4、内容摘要；5、总体方案或工作原理示意框图（或流程图）；6、顶层逻辑电路图组成、信号定义及原理简单叙述；7、低层功能模块设计，逻辑抽象（定义input和output），简述逻辑电路工作原理，并要求附有*.gdf和*.v文件及文件中语句注释；六、撰写设计报告格式及要求(供参考)六、撰写数字系统的设计报告1、封面〝数字电路EDA课程25六、撰写数字系统的设计报告8、对应各模块功能仿真波形（数据分析）分析及结论；9、选用芯片型号、定义芯片管脚号（列表格示意）及简述下载过程；10、《课程设计》设计中遇到问题及解决方法；11、《课程设计》设计项目完成最终结论；12、《课程设计》项目的特点和实用性；13、心得体会或结束语；14、参阅教材及文献；15、其他。上述共计15项栏目六、撰写设计报告格式及要求(供参考)六、撰写数字系统的设计报告8、对应各模块功能仿真波26七、数字电路课程设计须知1、《课设》一人一组；2、学生必须独立完成编程、仿真及下载全过程，并演示经各班教师验收后，学生《课设》成绩有效；3、《课设》设计报告一人一份，《课设》报告按照要求格式书写（至少含有12项），定于19周周五前前交，不要复制，否则酌情处理，倡导自学与交流，要讲诚信…

；4、成绩评定分5部分：⑴多功能数字电子钟基本功能实现为60分；⑵《课设》报告分为20分；⑶扩展电子钟功能加分；⑷用Verilog语言描述编程文件加分；⑸有创新项目加分；总分为100分，即2个学分。七、课程设计注意事项七、数字电路课程设计须知1、《课设》一人一组；七、课27第二部分课程设计举例第二部分课程设计举例28课程设计举例方法一：用原理图输入方法二：用Verilog

HDL描述语言课程设计举例29

标题：设计汽车尾灯指示控制电路(vlkc2.gdf)

任务书：设计要求是假设汽车尾部左、右两侧各有三个指示灯（用发光二极管模拟）控制功能包括：①正常行驶时指示灯全灭；②汽车临时刹车时，左、右两侧三个指示灯全亮；③右转弯时，右侧三个指示灯按循环顺序点亮；

设计项目举例（方法一：用原理图输入）标题：设计汽车尾灯指示控制电路(vlkc2.gdf)设计30

标题：设计汽车尾灯控制电路(vlkc2.gdf)

④左转弯时，左侧三个指示灯按循环顺序点亮；⑤汽车倒车时，所有指示灯按CLK信号同步闪烁；请在在Max＋plusⅡ软件系统平台上建立汽车尾灯控制电路的顶层电路文件并完成编译和仿真。设计项目举例（方法一：用原理图输入）标题：设计汽车尾灯控制电路(vlkc2.gdf)设计项31

方法一：用原理图输入其设计步骤

1、逻辑抽象；2、按题意列功能表；3、设计系统原理框图、顶层图形文件和子模块；4、建立文件夹，输入设计工程项目名和建顶层图形文件（空壳）；5、设计底层各模块*.gdf文件，仿真底层各模块*.gdf文件（略），分析正确并打包；6、打开顶层图形文件，调用创建包符号，设计数字系统原理图；7、仿真顶层*.gdf文件，并分析仿真波形，分析正确后并定义芯片管脚号、下载；8、给出结论。vlkc2.gdf方法一：用原理图输入其设计步骤321、逻辑抽象：输入变量有时钟CLK（CP），模式输入I4、I3、I2、I1、I0；输出变量：汽车尾部左、右两侧共有6个输出变量，即L3、L2、L1及R3、R2、R1。画示意框图。2、汽车尾灯控制电路功能表如下表所示。设计项目举例（方法一：用原理图输入）1、逻辑抽象：输入变量有时钟CLK（CP），模式输33功能表如下表所示：功能表如下表所示：34将功能栏目设为地址输入（A2,A1,A0），其功能表如下表所示：将功能栏目设为地址输入（A2,A1,A0），其功能表35注：三位二进制环形计数器Q2,Q1,Q0注：三位二进制环形计数器Q2,Q1,Q036将功能栏目设为地址输入，其功能表如下表所示：将功能栏目设为地址输入，其功能表如下表所示：37将功能栏目设为最小项地址输入，其功能表如下表所示，试用最小项形式表示其逻辑函数。将功能栏目设为最小项地址输入，其功能表如38将功能栏目设为最小项地址输入，其功能表如下表所示，试用最小项形式表示其逻辑函数。将功能栏目设为最小项地址输入，其功能表如下39逻辑函数产生器：汽车尾灯控制电路数据选择器74LS151的应用解：先写出最小项表达式如R1。

逻辑函数产生器：汽车尾灯控制电路数据选择器7440

3、设计汽车尾灯控制电路框图、及顶层原理图如图1所示。图1尾灯控制电路顶级框图和顶层原理图3、设计汽车尾灯控制电路框图、及顶层原理图如图41

4、顶层*.gdf原理图形文件如图2所示。

图2尾灯控制电路的顶层图形文件4、顶层*.gdf原理图形文件如图2所示。42

5、建立设计工程项目名和顶层图形文件（空壳vlkc2.gdf）6、设计底层各模块*.gdf文件，仿真底层各模块*.gdf文件（略），分析并打包；5、建立设计工程项目名和顶层图形文件（空壳vlk43

⑴ic1模块逻辑电路图及创建符号

ⅰ、编码器的功能：列功能表；ⅱ、编码器的组成：由74148和非门构成。

⑴ic1模块逻辑电路图及创建符号ⅰ、编44

⑴ic1模块逻辑电路图及创建符号

逻辑电路原理简述：①由8/3线优先编码器74LS148和非门电路组成的5/3编码器电路。输入变量为IN[4..0],输出变量为A2,A1,A0；②当输入变量为IN[4..0]=01111时,即得A2A1A0=100,推理得IN[4..0]=10111时,即得A2A1A0=011,…。完成5/3编码器电路功能。（参阅教材P140页集成电路CD4532）⑴ic1模块逻辑电路图及创建符号45

⑴ic1模块逻辑电路图、仿真波形及创建符号

⑴ic1模块逻辑电路图、仿真波形及创建46

⑴ic1模块逻辑电路图、仿真波形及创建符号

仿真波形分析及结论：由仿真波形分析得知输入变量IN[4..0]与输出变量A[2..0]之间关系，分析过程完全符合5/3线优先编码器功能。逻辑电路设计正确。⑴ic1模块逻辑电路图、仿真波形及创建47⑵ic2模块逻辑电路图及创建符号

ⅰ、环形计数器的功能：画状态图；ⅱ、编码器的组成：由D触发器和门构成，见教材7P25页。⑵ic2模块逻辑电路图及创建符号ⅰ、环形48⑵ic2模块逻辑电路图、仿真波形及创建符号

⑵ic2模块逻辑电路图、仿真波形及创建符49⑵ic2模块逻辑电路图、仿真波形及创建符号

逻辑电路原理简述：参阅教材P258页例6.2.3。分析得①由D触发器和门电路组成的环形计数器。输入变量为CLK,输出变量为Q2,Q1,Q0；②驱动方程为D2=Q1,D1=Q0,D0=~Q1&~Q0。状态方程为Q2<=Q1,Q1<=Q0,Q0<=~Q1&~Q0;③状态状换图为上述所示。⑵ic2模块逻辑电路图、仿真波形及创建符50⑵ic2模块逻辑电路图及创建符号

⑵ic2模块逻辑电路图及创建符号51⑵ic2模块逻辑电路图及创建符号

仿真波形分析及结论：由仿真波形分析得知输入变量CLK上边沿作用下，输出变量Q[2..0]状态转换过程或称时序关系，分析过程完全符合环形计数器状态转换图功能。电路设计正确。⑵ic2模块逻辑电路图及创建符号仿真波形52⑶ic3模块逻辑电路图及创建符号

ⅰ、函数发生器的功能：列功能表；ⅱ、写逻辑表达式；由最小项…；ⅲ、函数发生器的组成：由74151数据选择器发器构成，见教材P157页。⑶ic3模块逻辑电路图及创建符号ⅰ、函数53⑶ic3模块逻辑电路图及创建符号

⑶ic3模块逻辑电路图及创建符号54⑶ic3模块逻辑电路图及创建符号

⑶ic3模块逻辑电路图及创建符号55

6、打开顶层图形文件，调用已创建包符号，设计数字系统原理电路图；6、打开顶层图形文件，调用已创建包符号，设计数字系统原56

7、仿真顶层*.gdf文件，并分析仿真波形，分析正确后并定义芯片管脚号、下载。

7、仿真顶层*.gdf文件，并分析仿真波形，分析57

7、仿真顶层*.gdf文件，并分析仿真波形，分析正确后并定义芯片管脚号、下载。

7、仿真顶层*.gdf文件，并分析仿真波形，分析58

8、结论：分析汽车尾灯控制电路的仿真波形图，由图可知仿真波形图具有5项功能，即灭灯、急刹车、左拐弯、右拐弯及倒车等。仿真波形图完全符合设计功能要求，设计达到课题要求。

8、结论：分析汽车尾灯控制电路的仿真波形图，由图可59提问：若再增加二项功能，将作如何设计？提问：若再增加二项功能，将作如何设计？60课程设计举例方法一：用原理图输入方法二：用Verilog

HDL描述语言课程设计举例61汽车尾灯控制电路框图由三部分组成，即5∕3线优先编码器、环形计数器和组合逻辑电路组成。环形计数器的状态图如图3所示。组合逻辑电路根据控制模式A2A1、A0，并结合功能真值表，用VerilogHDL硬件描述语言完成编译和仿真。(vkc2b.gdf)

设计项目举例（方法二：用HDL描述语言）汽车尾灯控制电路框图由三部分组成，即5∕3线优先编62

方法二：用VerlogHDL描述语言其设计步骤

1、建立文件夹，输入设计工程项目名和建顶层图形文件（空壳），保存文件(vkc2b.gdf)退出；2、设计底层各模块*.v文件，仿真底层各模块*.v文件（略），仿真波形正确并打〝包〞；3、打开顶层图形文件(vkc2b.gdf)

，调用已创建〝包〞符号，设计数字系统原理图；

4、仿真顶层*.gdf文件，并分析仿真波形，分析正确后并选用PLD芯片定义芯片管脚号、下载；5、给出结论。方法二：用VerlogHDL描述语言其设计63/*5/3线编码器 ic1*/module ic1(I,A);output[2:0]A;input[4:0]I;reg[2:0]A;always @(I)beginif(I[4]==0)A=3'b100;elseif(I[3]==0)A=3'b011;elseif(I[2]==0)A=3'b010;elseif(I[1]==0)A=3'b001;elseif(I[0]==0)A=3'b000;elseA=3'bx;endendmodule/*5/3线编码器 ic1*/641、建立设计工程项目名和顶层图形文件（空壳）；

2、设计底层各模块*.v文件，仿真底层各模块*.v文件（略），仿真波形正确并打包；/*环形计数器 ic2*/module ic2(Q,CLK);output[2:0]Q;inputCLK;reg [2:0]Q;always @(posedgeCLK)beginQ[2]<=Q[1];Q[1]<=Q[0];Q[0]<=~Q[1]&&~Q[0];endendmodule1、建立设计工程项目名和顶层图形文件（空壳）；/*环形计数65/*组合逻辑电路，即数字函数发生器ic3*/module ic3(R3,R2,R1,L3,L2,L1,CLK,D,M);outputR3,R2,R1,L3,L2,L1;inputCLK;input[2:0]D,M;regR3,R2,R1;regL3,L2,L1;

/*组合逻辑电路，即数字函数发生器ic3*/66

always @(MorDorCLK)begincase(M)0:beginR2=0;R1=0;R0=0;L2=0;L1=0;L0=0;end1:beginR2=1;R1=1;R0=1;L2=1;L1=1;L0=1;end2:beginR2=D[2];R1=D[1];R0=D[0];L2=0;L1=0;L0=0;end3:beginR2=0;R1=0;R0=0;L2=D[0];L1=D[1];L0=D[2];end4:beginR2=~CLK;R1=~CLK;R0=~CLK;L2=~CLK;L1=~CLK;L0=~CLK;endendcaseendEndmodulealways @(MorDorCLK)67

4、仿真顶层*.gdf文件，并分析仿真波形，分析正确后并选用PID及定义芯片管脚号、下载；

；

3、打开顶层图形文件，调用已创建〝包〞符号，设计数字系统原理电路图；4、仿真顶层*.gdf文件，并分析仿真波形，分68

5、结论：分析汽车尾灯控制电路的仿真波形图，由图可知仿真波形图具有5项功能，即灭灯、急刹车、左拐弯、右拐弯及倒车等。仿真波形图完全符合设计功能要求，设计达到课题要求。5、结论：分析汽车尾灯控制电路的仿真波形图，69第三部分

课程设计项目简述

第三部分

课程设计项目简述

70课程设计课题Ⅰ设计要求：⑴小时计数器为8421BCD码24进制；分和秒计数器为8421BCD码60进制计数器；⑵基本功能为：①正常走时；②能校〝时〞和校〝分〞；③整点报时；④时段控制。⑶扩展功能例如①定点闹时；②星期计数显示；③…。系统示意框图如下图所示。1、多功能数字电子钟（必做）课程设计课题Ⅰ设计要求：⑴小时计数器为8421BCD71课程设计课题信号定义：系统示意框图图中输入变量为秒时钟CPS，校时、校分变量为SWH、SWM；输出变量为小时H、分M及秒S，以及报时FU和时段控制变量Z。1、多功能数字电子钟（必做）课程设计课题信号定义：系统示意框图图中输入变量为秒时72课程设计课题请用原理图输入法（即图形输入法）及硬件描述语言设计（VerilogHDL语言）两种方法在QuartusⅡ软件系统平台上建立多功能数字电子钟电路的顶层文件并完成编译、仿真及下载。1、多功能数字电子钟（必做）课程设计课题请用原理图输入法（即图形输入法）及硬件描73课程设计课题Ⅱ、输入变量：时钟CPS，校分变量为SWH、SWM

；输出变量：小时计时H[7..4]、H[3..0]为8421BCD码输出，其时钟为CPH；分计时M[7..4]、M[3..0]为8421BCD码输出，其时钟为CPM;秒计时S[7..4]、S[3..0]为8421BCD码输出，其时钟为CPS；报时FU和时段控制变量Z等。Ⅲ、建议：在顶层文件中，由若干低层模块（“打包”）组成整个多功能数字钟，事先分别对各模块作设计、仿真及打包（创建的新的逻辑电路包），最后级连各模块，统调、仿真、选择芯片及下载，从而实现各项功能。

1、多功能数字电子钟课程设计课题Ⅱ、输入变量：时钟CPS，校分变74撰写数字系统的设计报告1、封面〝数字电路EDA课程设计报告〞、专业、班级、姓名、学号、合作者、指导教师及制作日期；2、标题及任务书；3、关键词（不少于5个）；4、内容摘要；5、总体方案示意图或工作原理框图（或流程图）；6、顶层逻辑电路图组成、信号定义及简单叙述；7、低层功能模块设计，逻辑抽象（定义input和output），简述逻辑电路工作原理，并要求附有*.gdf和*.v文件及文件中语句注释；撰写设计报告格式及要求(供参考)撰写数字系统的设计报告1、封面〝数字电路EDA课程设计75撰写数字系统的设计报告8、对应各模块功能仿真波形（数据分析）分析及结论；9、选用芯片型号、定义芯片管脚号（列表格示意）及简述下载过程；10、《课程设计》设计中遇到问题及解决方法；11、《课程设计》设计项目完成最终结论；12、《课程设计》项目的特点和实用性；13、心得体会或结束语；14、参阅教材及文献；15、其他。上述共计15项栏目撰写设计报告格式及要求(供参考)撰写数字系统的设计报告8、对应各模块功能仿真波形（76课程设计课题Ⅳ、有关规定：⑴《课设》一人一组；⑵设计仿真及下载、演示必须经教师在实验室验收后，学生《课设》成绩有效；⑶《课设》设计报告一人一份，定于19周前交。

Ⅴ、成绩评定分3部分：⑴多功能数字电子钟基本功能实现，经演示验收后为60分；⑵报告分为20分，按报告格式要求书写（内含有两种设计方法，即分别用原理图方法和用Verilog语言描述模块）；⑶自己扩展电子钟的其他功能加分；⑷用Verilog语言描述模块加分；总分为100分。1、多功能数字电子钟课程设计课题1、多功能数字电子钟77课程设计课题设计要求：⑴控制功能包括①洗衣机的为待机5秒→正转60秒→待机5秒→反转60秒，并用3个LED灯和7段显示器分别表示其工作状态和显示相应工作状态下的运行循环次数；②可自行设定洗衣机的循环次数，这里设最大的循环次数为设置15,即（1111）B次；③具有紧急情况的处理功能。当发生紧急情况时，立即转入到待机状态，紧急情况解除后继续执行后续步骤；④洗衣机设定循环次数递减到零时，立即报警，以表示洗衣机设定洗衣机的循环次数已经结束。2、半自动洗衣机控制电路（选做）课程设计课题设计要求：⑴控制功能包括①洗衣机的为待78课程设计课题⑵扩展功能由自己拟定、发挥与创新；请用原理图输入法（图形输入法）和硬件描述语言设计（VerilogHDL语言）两种方法在Max-plusⅡ软件系统平台上建立数字洗衣机控制电路的顶层文件并完成编译和仿真。输入变量：时钟CLK，直接清零CLR，暂停/连续EN，置数（预置数）LD，设定洗衣机的循环次数（如0011次）；输出变量：三个工作状态S、R、L，一个工作过程周期t(秒)，8421BCD码HR[3:0]和LR[3:0]输出。报警信号ALARM。2、半自动洗衣机控制电路（选做）课程设计课题⑵扩展功能由自己拟定、发挥与创新79第四部分

〝多功能数字电子钟〞的设计与仿真简述

第四部分

〝多功能数字电子钟〞的设计与仿真简述

80课程设计课题1、〝秒〞〝分〞〝小时〞计时单元功能电路模块⑴〝秒〞〝分〞计时功能电路模块课程设计课题1、〝秒〞〝分〞〝小时〞计时81课程设计课题逻辑电路原理简述：①由二片74161和门电路组成；Q[3..0]作个位计数，Q[7..4]作十位计数；②个位计数为（9）时，在时钟作用下个位计数器置零、十位作加1计数；③当逻辑电路输出Q为（59）时，在时钟作用下计数器同步置零；④进位信号是低电平有效，而且与～CPS。课程设计课题逻辑电路原理简述：①由二片74161和门电82课程设计课题1、〝秒〞〝分〞〝小时〞计时单元功能电路模块⑴〝秒〞〝分〞计时功能电路Verilog语言描述modulevm60(MH,ML,CP60M,CPM);output[3:0]MH;output[3:0]ML;outputCP60M;inputCPM; reg[3:0]MH;reg[3:0]ML;always@(posedgeCPM)beginif((MH[3:0]==4'b0101)&(ML[3:0]==4'b1001))beginMH[3:0]<=4'b0000;ML[3:0]<=4'b0000;endelseif(ML[3:0]==4'b1001)beginML[3:0]<=4'b0000;MH[3:0]<=MH[3:0]+1'b1;endelsebeginMH[3:0]<=MH[3:0];ML[3:0]<=ML[3:0]+1'b1;endendassignCP60M=~(~MH[3]&MH[2]&~MH[1]&MH[0]&ML[3]&~ML[2]&~ML[1]&ML[0]&~CPM);endmodule课程设计课题1、〝秒〞〝分〞〝小时〞计时83课程设计课题〝秒〞计时功能电路其仿真波形分析仿真波形可知：①S[3..0]作个位计数，S[7..4]作十位计数；②逻辑电路输出为（59）时，在时钟作用下计数器同步置零；③个位计数为（9）时，在时钟作用下个位计数器置零、十位作加1计数；④…。结论是符合秒计时规律，逻辑电路设计正确。⑵〝小时〞计时功能电路（略）课程设计课题〝秒〞计时功能电路其仿真波形84课程设计课题2、〝小时〞、〝分〞及〝秒〞计时功能电路级连数字电子钟最基本的计时电路在CPS（秒）时钟作用下，其电路输出变量为H[7..0]，M[7..0]及S[7..0]，按8421BCD码正常走时，电路为异步时序逻辑电路。课程设计课题2、〝小时〞、〝分〞及〝秒〞计时85课程设计课题2、〝小时〞、〝分〞及〝秒〞计时功能电路级连由电路分析得知时序电路为异步结构，在CPS（秒）时钟用下，〝秒〞模块计时为59时发出一进位信号CP60S（低电平），即CPM;〝分〞模块计时为59时发出一进位信号CP60M（低电平），即CPH;〝小时〞模块计时为24进制。电子钟计时电路的输出变量为H[7..0]，M[7..0]及S[7..0]，按8421BCD码正常计数走时。课程设计课题2、〝小时〞、〝分〞及〝秒〞计时86

仿真波形如下：

仿真波形分析及结论：由仿真波形分析得知在CPS（秒）时钟作用下，电路正常走时。分析过程完全符合多功能数字电子钟最基本的计时功能，逻辑电路设计正确。课程设计课题仿真波形如下：仿真波形分析及结论：课程设计课题87

仿真波形如下：

仿真波形分析及结论：由仿真波形分析得知在CPS（秒）时钟作用下，电路正常走时。分析过程完全符合多功能数字电子钟最基本的计时功能，逻辑电路设计正确。课程设计课题仿真波形如下：仿真波形分析及结论：课程设计课题882、〝小时〞、〝分〞及〝秒〞计时功能电路级连特别提示由电路分析得知时序电路为异步结构，在CPS（秒）时钟用下，〝秒〞模块计时为59时发出一进位信号CP60S（低电平），即CPM;〝分〞模块计时为59时发出一进位信号CP60M（低电平），即CPH;〝小时〞模块计时为24进制。电子钟计时电路的输出变量为H[7..0]，M[7..0]及S[7..0]，按8421BCD码正常计数走时。2、〝小时〞、〝分〞及〝秒〞计时功能电路级连89

仿真波形如下：注意CP60S、CP60M进位信号

仿真波形分析及结论：由仿真波形分析得知在CPS（秒）时钟作用下，电路正常走时。分析仿真波形过程看出异步时钟逻辑电路，在设计上做到其效果视为同步逻辑电路，即输出变量Q,均在CPS的上升沿作用下！仿真波形如下：注意CP60S、CP60M进位信号90

仿真波形如下：注意CP60S、CP60M进位信号仿真波形分析及结论：由仿真波形分析得知在CPS（秒）时钟作用下，电路正常走时。分析仿真波形过程看出异步时钟逻辑电路，在设计上做到其效果视为同步逻辑电路，即输出变量Q,均在CPS的上升沿作用下！仿真波形如下：注意CP60S、CP60M进位信号91课程设计课题3、校正〝小时〞、〝分〞ⅰ、校正〝分〞的原理：2选一逻辑电路，即SWM

＝0时，CPM=CPS(校分);SWM＝1时，CPM=CP60S(正常走时)；ⅱ、逻辑电路的组成：由门构成。课程设计课题3、校正〝小时〞、〝分〞ⅰ、校正92课程设计课题3、校正〝小时〞、〝分〞ⅰ、校正〝小时〞的原理：2选一逻辑电路，即SWH＝0时，CPH=CPS(校时);SWH＝1时，CPH=CP60M(正常走时)；ⅱ、逻辑电路的组成：由门构成。课程设计课题3、校正〝小时〞、〝分〞ⅰ、校正93课程设计课题3、校正〝小时〞、〝分〞逻辑电路原理简述：①由与非门和非门电路组成的2选一数据选择器；输入变量为CPS、CP60M、CP60S、及SWH、SWM,输出变量为CPH、CPM；②SWHSWM=01时电路功能为〝校时〞，SWHSWM=10时电路功能为〝校分〞，SWHSWM=11时电路功能为正常走时。课程设计课题3、校正〝小时〞、〝分〞94

仿真波形如下：

仿真波形分析及结论：由仿真波形分析得知在SWHSWM=01时，电路完成〝校时〞功能；SWHSWM=10时电路完成〝校分〞功能；在SWHSWM=11时，电路正常走时。分析过程完全符合多功能数字电子钟校时功能，逻辑电路设计正确。课程设计课题仿真波形如下：仿真波形分析及结论：课程设计课题95

仿真波形如下：

仿真波形分析及结论：由仿真波形分析得知在SWHSWM=01

时，电路完成〝校时〞功能；SWHSWM=10时电路完成〝校分〞功能；在SWHSWM=11时，电路正常走时。分析过程完全符合多功能数字电子钟校时功能，逻辑电路设计正确。课程设计课题仿真波形如下：仿真波形分析及结论：课程设计课题96课程设计课题3、校正〝小时〞、〝分〞提出问题：在逻辑电路设计上如何处理和解决，即SWH=0，SWM=0时逻辑电路功能是同时为〝校时〞又〝校分〞，应避免（SWH，SWM）=00电路功能，即无效（禁止）。使之与（SWH，SWM）=11时电路功能为正常走时。课程设计课题3、校正〝小时〞、〝分〞973、校正〝小时〞、〝分〞（改进型）3、校正〝小时〞、〝分〞逻辑电路原理简述：①由2/4译码器、与非门和非门电路组成的校时、校分逻辑电路；输入变量为CPS、CP60M、CP60S、及SWH、SWM,输出变量为CPH、CPM；②WHWM=01时电路功能为〝校时〞，WHWM=10时为〝校分〞，SWHSWM=11(00)时电路功能为正常走时。3、校正〝小时〞、〝分〞（改进型）3、校正〝98

仿真波形如下：

仿真波形分析及结论：由仿真波形分析得知在SWHSWM=01时，电路完成〝校时〞功能，即（CPH=CPS）；SWHSWM=10时电路完成〝校分〞功能（CPM=CPS）；在SWHSWM=11(00)时，电路正常走时。分析过程完全符合多功能数字电子钟校时功能，逻辑电路设计正确。课程设计课题仿真波形如下：仿真波形分析及结论：课程设计课题99〝多功能数字电子钟〞的顶层逻辑电路（参考）〝多功能数字电子钟〞的顶层逻辑电路（参考）100课程设计课题3、校正〝小时〞、〝分〞modulevjaoshi(CPH,CPM,CP60M,CP60S,CPS,SWH,SWM);inputCP60M,CP60S,CPS,SWH,SWM;outputCPH,CPM; regCPH,CPM;always@(SWHorSWMorCP60SorCP60MorCPS)begincase({SWH,SWM})2'b11:beginCPH<=CP60M;CPM<=CP60S;end2'b01:beginCPH<=CPS;CPM<=CP60S;end2'b10:beginCPM<=CPS;CPH<=CP60M;end2'b00:beginCPH<=CP60M;CPM<=CP60S;endendcaseendendmodule课程设计课题3、校正〝小时〞、〝分〞modu101课程设计课题4、整点报时（S3＝0时500HZ、S3＝1时1KHZ）逻辑电路原理简述：①由门电路和2选1选择器组成的组合电路；输入变量为M[7..0]、S[7..0]以及矩形波1Khz、500hz,输出变量为FU；②当M[7..0]=01011001、S[7..0]=01010001，…时，即（51）、（53）、（55）、（57）、秒时电路功能为〝报4声低音〞，FU=500hz，注意这时S3=0；③当（59）秒时，即S3＝1时…。课程设计课题4、整点报时（S3＝0时500H102课程设计课题4、整点报时（S3＝0时500HZ、S3＝1时1KHZ）ⅰ、整点报时的原理：译码，即译出59分51秒、53秒…59秒；ⅱ、逻辑电路的组成：由门和T触发器构成。课程设计课题4、整点报时（S3＝0时500H103课程设计课题4、整点报时（S3＝0时500HZ、S3＝1时1KHZ）逻辑电路原理简述：①由与非门和非门电路组成的组合电路；输入变量为M[7..0]、S[7..0]以及矩形波1Khz、500hz,输出变量为FU；②当M[7..0]=01011001、S[7..0]=01010001，…时，即（51）、（53）、（55）、（57）、秒时电路功能为〝报4声低音〞，FU=500hz，注意这时S3=0；③当（59）秒时，即S3＝1时…。课程设计课题4、整点报时（S3＝0时500H104课程设计课题4、整点报时课程设计课题4、整点报时105

仿真波形如下：

仿真波形分析及结论：由仿真波形分析得知在时段控制上，即在59分51秒、53秒、55秒、57秒电子钟扬声器发出500HZ低音，59秒发出1KHZ高音。分析过程完全符合多功能数字电子钟整点报时功能，逻辑电路设计正确。课程设计课题仿真波形如下：仿真波形分析及结论：课程设计课题106课程设计课题4、整点报时(方法二，提出问题自行研讨！)ⅰ、整点报时的原理：译码，即译出59分49秒、51秒…59秒；（S[7..0]>01001000,即G48＝＝1）ⅱ、逻辑电路的组成：由门、7485和T触发器构成。课程设计课题4、整点报时(方法二，提出问题自行研讨！)ⅰ、整107

仿真波形如下：

仿真波形分析及结论：由仿真波形分析得知在时段控制上，即在59分49秒、51秒、53秒、55秒、57秒电子钟扬声器发出500HZ低音，59秒发出1KHZ高音。分析过程完全符合多功能数字电子钟整点报时功能。课程设计课题仿真波形如下：仿真波形分析及结论：课程设计课题108〝多功能数字电子钟〞的顶层逻辑电路（参考）〝多功能数字电子钟〞的顶层逻辑电路（参考）1094、整点报时modulevbaoshi(M,S,CP1k,FU);input[7:0]M,S;inputCP1k;outputFU; regFU;regCP500;wirePM;