大工15春《数字电路与系统》在线作业2 答案_第1页
大工15春《数字电路与系统》在线作业2 答案_第2页
大工15春《数字电路与系统》在线作业2 答案_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

大工15春《数字电路与系统》在线作业2答案

1.全加器与半加器的根本区别在于全加器考虑了来自低位的进位，正确。（10分）2.组合逻辑电路某一时刻的输出受到此时刻的输入影响，正确。（10分）3.二进制译码器是把具有特定含义的二进制代码“翻译”成对应的输出信号的组合逻辑电路，正确。（10分）4.在逻辑电路较慢速度下工作时，为了消去竞争冒险，可以在输出端并联一个电容器，正确。（10分）5.计数器按照数字增减趋势分类，不可逆计数器不属于其中，正确。（10分）6.码制变换译码器的功能是将一种码制的代码转换成另一种码制的代码，正确。（10分）7.主从RS触发器和时钟RS触发器的特征方程、约束条件和真值表相同，正确。（10分）8.组合逻辑电路中，1表示肯定，0表示否定，正确。（10分）1.正确答案：B。在数字系统的实际应用中，键盘输入逻辑电路可以由编码器组成。2.正确答案：A。时钟触发器和电平触发器不是同一种触发器。3.正确答案：B。维持阻塞D触发器可以利用反馈信号的维持阻塞作用来防止触发器产生空翻。4.正确答案：B。组合逻辑电路分析的任务是：对给定的逻辑电路图，找出电路的逻辑功能。5.正确答案：A。基本RS触发器不能通过统一的控制信号控制其转换时刻。6.正确答案：A。用数值比较器7485比较两个多位数的大小时，要从高向低逐位比较。7.正确答案：B。同步时序逻辑电路的设计中，触发器个数与电路中包含的状态数有关。8.正确答

人人文库> 全部分类> 应用文书 > 合同范本

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论