版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
提高主存读写速度第1页,课件共17页,创作于2023年2月主存技术的发展从最早使用的DRAM到后来的FPMDRAM、EDDDRAM、SDRAM、DDRSDRAM、DDR2SDRAM、DDR3SDRAM和RDRAM,出现了各种主存控制与访问技术,他们的共同特点是使主存的读写速度有了很大的提高。今天,就请大家和我一同来看看主存技术的成长历程。第2页,课件共17页,创作于2023年2月DRAMDRAM(DynamicRAM)即动态RAM,因为它的集成度高(单片容量可达64M位)、价格便宜且可读可写,因此系统内存的主要容量空间是由DRAM构成的。DRAM芯片的容量大存储单元多,地址线的位数多。为了减少芯片的引脚,就把每个存储单元的地址分为行地址和列地址两部分表示。在对每个存储单元进行读写操作时,地址要分两次输入,首先是行地址,然后是列地址,这显然降低了对存储芯片的访问速度。第3页,课件共17页,创作于2023年2月另外DRAM芯片的存储单元是一个电容性电路,系统要定时对存储数据进行额外的刷新,因此,DRAM芯片的存取速度低,一般为70ns(毫微秒)或60ns,相当于16.7MHZ或更慢的速度,儿而对于CPU300MHZ或更高的速度,两者存在的差距很大。DRAM芯片的访问方式决定着它的存取速度。所以我们就从它的访问方式来下手,提高他的存取速度。第4页,课件共17页,创作于2023年2月FPMDRAM快速页模式随机存储器(FastPageModeDRAM,FPMDRAM)它基于一个事实——计算机中大量的数据是连续存放的。它通过保持行地址不变而只改变列地址,从而加快对给定行的所有数据进行快速的访问。FPMDRAM还支持突发模式访问。突发访问模式就是指对一个给定的访问,在建立行和列地址之后,可以访问后面3个相邻的地址,而不需要额外的延迟和等待状态。第5页,课件共17页,创作于2023年2月一个突发访问通常限制为4次正常访问。一个标准DRAM的典型突发模式访问表示为x-y-y-y,x是第一次访问的时间,y表示后面每个连续访问所需的周期数。标准的FPMDRAM可获得5-3-3-3的突发模式周期。FPMDRAM内存条主要采用72线的SIMM封装,存取速度一般在60ns~100ns左右.第6页,课件共17页,创作于2023年2月EDODRAM可获得5-2-2-2的突发模式周期,与FPMDRAM相比,它的性能改善了22%,而其制造成本与FPMDRAM相近。EDODRAM内存条主要采用72线的SIMM形式封装,也有少部分采用168线的DIMM封装,存取时间约为50ns~70ns.第7页,课件共17页,创作于2023年2月SIMM、DIMM、RIMM目前,厂家广泛地使用单列直插存储模块(SingleIn-lineMemoryModule,SIMM)、双列直插存储模块(DualIn-lineMemoryModule,DIMM)以及Rambus直插存储模块(RambusIn-lineMemoryModule,RIMM)这些就是我们通常说的内存条。SIMM有30线和72线两种。DIMM有标准的DIMM和DDRDIMM。标准的DIMM每面84线,双面共168线,故常称168线内存条。而DDRDIMM每面92线,双面184线.RIMM也是双面的,目前就一种RIMM,184线第8页,课件共17页,创作于2023年2月EDODRAMEDODRAM(ExtendedDataOutputDRAM,EDODRAM)即扩展数据输出方式。传统的DRAM和FPMDRAM在存取每一个数据时,输入行地址和列地址后必须等待电路稳定,然后才能有效的读写数据,而下一个地址必须等待这次读写周期完成才能输出。EDO不必等,它采用一种特殊的主存读出控制逻辑,在读写一个存储单元时,同时启动下一个连续存储单元的读写周期,从而节省了重选地址的时间,提高了读写速度。第9页,课件共17页,创作于2023年2月SDRAMSDRAM(SynchronousDRAM,SDRAM)即同步动态随机存储器,是一种与主存总线运行同步的DRAM。SDRAM在同步脉冲的控制下工作,取消了主存等待时间,减少了数据传送的延迟时间,因而加快了系统速度。SDRAM突发模式可达到5-1-1-1,即进行4个主存传输,仅需8个周期,比EDO快将近20%第10页,课件共17页,创作于2023年2月SDRAM采用新的双存储体机构,内含两个交错的存储矩阵,允许两个主存页面同时打开。连个存储矩阵的紧密配合,存取效率得到成倍提高。SDRAM速度几经接近主板上的同步Cache的3-1-1-1水准。SDRAM普遍采用168线的DIMM封装,速度以MHz来规定。它支持PC66/100/133/150等不同的规范,表示其的工作频率分别为66MHz、100MHz、133MHz和150MHz能与当前CPU同步运行,可提高整机性能。第11页,课件共17页,创作于2023年2月DDR2SDRAM和DDR3SDRAMDDR2(DoubleDataDate2)SDRAM是新生代内存技术标准,与一代DDRSDRAM的区别在于,虽然同是采用了在时钟的上升/下降沿同时进行数据传输的基本方式,但是DDR2SDRAM却拥有两倍于上一代的读取能力。在同样100MHz的工作频率下,DDR的实际频率为200MHz,而DDR2则可以达到400MHz。它的每个时钟能够以4倍于外部总线的速度读/写数据。目前DDR2广泛地用作危机内存条。第12页,课件共17页,创作于2023年2月DDRSDRAM双数据传输率同步动态随机存储器(DoubleDataRateSDRAM,DDRSDRAM)是SDRAM的升级版本。它与SDRAM的主要区别是:DDRSDRAM不仅能在时钟脉冲的上升沿读出数据而且还能在下降沿读出数据,不需要提高时钟频率就能加倍提高SDRAM的速度。第13页,课件共17页,创作于2023年2月DDR3(DoubleDataRate3)SDRAM是DDR2的改进版,DDR2的预取设计位数是4bit,而DDR3的预取设计位数升至8bit.即:同样运行在200MHz核心工作频率下,DDR2的等效传输频率为800MHz,而DDR3的等效传输频率可以达到1600MHz.目前DDR3作为显存在新出的大多数中高端显卡上得到广泛的应用。第14页,课件共17页,创作于2023年2月RambusDRAMRambusDRAM(RDRAM),是继SDRAM之后的新型高速动态随机存储器。Rambus特点:它的行地址与列地址的寻址总线是各自分离的独立总线,这就意味着行与列的选址几乎在同一时间内进行,从而进一步提高了工作效率;也正因为拥有这一优势,使得Rambus主存不仅可以弥补它在寻址时间上比传统的SDRAM较慢的缺点,而且在实际工作中所表现出来的性能更好。但是由于价格等原因,还难普及。第15页,课件共17页,创作于2023年2月SGRAMSGRAM(SynchronousGraphicsRandom-AccessMemory),同步图形随机存储器,是一种专为显卡设·计的显存,一种读写能力较强的显存,有S
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 2025写字楼办公楼场地租赁合同范例
- 灯具外观报告范文
- 2025“锦鸿山庄”前期物业服务合同
- 课题申报书:高中化学实验教学的现状调查与策略研究
- 课题申报书:高质量发展背景下县域高校多元主体协同治理研究
- 课题申报书:高校县域办学与中国式县域现代化融合共生的路径研究
- 2025个人建筑装修合同
- 课题申报书:非线性预测回归模型:理论与应用
- 上海杉达学院《羽毛球俱乐部(初级)》2023-2024学年第一学期期末试卷
- 上海杉达学院《数据可视化技术》2023-2024学年第一学期期末试卷
- 2024年销售年终个人总结
- 2025年上半年事业单位联考内蒙古自治区民政厅招聘3人准考重点基础提升(共500题)附带答案详解
- 2024年度云计算中心综合布线合同5篇
- 2024年山西省建筑安全员A证考试题库
- 2024年度师德师风工作计划
- 工程质量管理制度
- 十八项医疗核心制度考试题与答案
- 投标书范本完整版本
- 老年髋部骨折患者围术期下肢深静脉血栓基础预防专家共识(2024版)解读 课件
- 第七单元《长方形和正方形 解决问题》(说课稿)-2024-2025学年三年级上册数学人教版
- 南京工业大学《大地测量学基础》2023-2024学年第一学期期末试卷
评论
0/150
提交评论