数字电子线路

数字电子线路第1页，课件共34页，创作于2023年2月2、增强型MOSFET的开关特性vDSiD0BVDSVGS1VGS2VGS3VGS(th)可变电阻区恒流区击穿区截止区○○○○GDSB（1）N沟道增强型MOSFET：（NMOS）DS断开DS导通（几百欧）第2页，课件共34页，创作于2023年2月○○○○GDSBDS导通（几百欧）（2）P沟道增强型MOSFET：DS断开注：PMOS的VGS(th)为负值第3页，课件共34页，创作于2023年2月+VDDSDASGY1、CMOS反相器的电路结构CMOS电路Complementary-SymmetryMOS（互补对称式MOS）（负载管）（驱动管）PMOS管NMOS管2.7.1CMOS反相器第4页，课件共34页，创作于2023年2月+VDDSDASGY2、工作原理PMOS管NMOS管假设：①

VA=0V，NMOS管截止；PMOS管导通；Y=“1”A=“0”第5页，课件共34页，创作于2023年2月+VDDSDASGY2、工作原理PMOS管NMOS管假设：①

VA=0V，NMOS管截止；PMOS管导通；Y=“1”A=“0”②

VA=VDD，A=“1”NMOS管导通；PMOS管截止；Y=“0”实现反相功能第6页，课件共34页，创作于2023年2月3、CMOS反相器的外部特性（1）电压传输特性①阈值电压：AY反相器截止反相器导通②转折区变化率很大，接近理想开关。③输入端噪声容限大截止区转折区导通区第7页，课件共34页，创作于2023年2月（2）电流传输特性①稳态时，iD很小，静态功耗很低。②状态发生变化时，iD较大，动态功耗较大。第8页，课件共34页，创作于2023年2月（3）输入伏安特性CMOS反相器输入电压的正常范围是：在此输入电压范围内，（栅极不取电流）输入保护电路（P81)：MOSFET具有很高的输入阻抗，若输入端存在漏电流，就会产生极高的压降，致使SiO2层被击穿，因此一般都加保护。第9页，课件共34页，创作于2023年2月（4）输出特性低电平输出特性：高电平输出特性：灌电流负载拉电流负载第10页，课件共34页，创作于2023年2月（5）传输延迟特性由于CMOS电路具有互补对称的性质，因此其导通延迟时间和截止延迟时间是相等的，平均传输延迟时间小于10ns。CMOS反相器驱动其他MOS器件时，负载的输入阻抗是电容性的，在输出发生状态转换时，存在电容的充放电过程，这是影响其工作速度的主要原因。tpHL＝

tpLH第11页，课件共34页，创作于2023年2月2.7.3其他类型的CMOS门电路1、CMOS与非门+VDDAYT2T1BT3T4SSSSGGF=结构特点：NMOS管串联；PMOS管并联n个输入端的与非门，必有n个NMOS管串联；

n个PMOS管并联。①A、B当中有一个或全为低时，T2、T4中有一个或全部截止，T1、T3中有一个或全部导通，输出Y为高电平。②只有当输入A、B全为高时，T2和T4才会都导通，T1和T3才会都截止，输出Y才为低电平。第12页，课件共34页，创作于2023年2月2、CMOS或非门+VDDBYT2T3AT4T1SSSSGGF=ABT1

T2

T3T4F工作原理:000110111000结构特点：NMOS管并联；PMOS管串联n个输入端的或非门，必有n个NMOS管并联；

n个PMOS管串联。输出电阻第13页，课件共34页，创作于2023年2月+VDDBYT2T3AT4T1SSSSGGF=+VDDAYT2T1BT3T4SSSSGGF=存在缺陷：(1)输出电阻的大小受输入状态影响；(2)输出的高、低电平受输入端数目的影响。输入端数目增加,与非门串联的驱动管增多,或非门串联的负载管增多,使总的导通电阻增加,致使与非门的UOL升高;或非门的UOH降低为规范电路的输入和输出逻辑电平，采用带缓冲级结构第14页，课件共34页，创作于2023年2月3、带缓冲级的CMOS门电路在门电路的每个输入端、输出端各增设一级反相器，加进的这些具有标准参数的反相器称为缓冲器。与非门或非门缓冲器第15页，课件共34页，创作于2023年2月四、CMOS漏极开路门和三态输出门电路（一）CMOS漏极开路（OD）门电路（OpenDrain）1.问题的提出在工程实践中，往往需要“线与”&ABEF&CDG普通门电路能否“线与”？VDDAY1VDDBY2截止导通形成的低阻通路会产生很大的电流，极有可能导致器件的损毁不允许普通CMOS门电路输出不能“线与”解决方法：采用OD门第16页，课件共34页，创作于2023年2月2.OD门的电路结构和逻辑符号+VDDAYT2T1BT3T4AYT2BT4A&YB逻辑符号漏极开路3.OD门的功能及使用注意事项同OC门VDDRP外接C&FDG上拉电阻VDDRP第17页，课件共34页，创作于2023年2月IOHIIHn个m个VDDVILVILVILRLVOHn是并联OD门的数目，m是负载门电路高电平输入电流的数目4.OD门上拉电阻的估算RL有最大值：第18页，课件共34页，创作于2023年2月VIHVILVILVDDRLVOLm′个IOLIILm′是负载门的数目。RL有最小值：第19页，课件共34页，创作于2023年2月（二）三态输出门电路（TSL）TriStateLogic计算机系统的总线结构中央处理单元CPU内存储器外存储器输入设备输出设备总线1.问题的提出三种状态高电平高阻状态（禁止状态）标准门的输出状态略…………AYEN′逻辑符号1第20页，课件共34页，创作于2023年2月TSL电路结构(一）EN2.三态门的电路结构和逻辑符号逻辑符号2A1YEN3.三态门的工作原理电路处于正常工作状态。输出为高阻态。（3）功能表：工作状态高阻态（1）EN=“0”，导通，（2）EN=“1”，截止，使能端输出端数据输入端使能端ENYA高阻态1010100真值表EN第21页，课件共34页，创作于2023年2月4.使能端的有效电平及其在符号中的约定EN=1电路处于工作状态高电平有效输入端无小圈高电平有效低电平有效EN=0电路处于工作状态低电平有效输入端加小圈A&YBENENA1YENEN第22页，课件共34页，创作于2023年2月5.三态门的应用（1）用于总线（BUS）传输公用总线E1E2E3用公用总线分时传送不同数据1门工作2门工作3门工作任一时刻只能有一个门工作，其余处于高阻态（禁止态）1D1E1EN1D2E2EN1D3E3EN第23页，课件共34页，创作于2023年2月（2）用于数据双向传输：EN=1，G1使能，G2禁止，D0经G1反相后送到总线。EN=0，G1禁止，G2使能，D1经G2反相后送出。1D0ENEN2D1ENG1G2第24页，课件共34页，创作于2023年2月oIvv/CCTPTNTGoIvv/Iovv/CCIovv/VDDD、S在结构上完全对称，信号可以双向传输,属于双向器件。设：控制端高、低电平分别为VDD和0；输入与输出间是断开的，输出呈高阻态TN、TP都截止，传输门截止。TN和TP中总有一个导通，输入输出间呈低阻态，传输门导通，可以传输连续变化的模拟电压信号。VDD00VDD五、传输门和双向模拟开关（TransmissionGate）第25页，课件共34页，创作于2023年2月TGoIvv/Iovv/CCoIvv/CCTPTNIovv/VDDD、S在结构上完全对称，信号可以双向传输,属于双向器件。传输门的应用：（1）用来组成各种复杂的逻辑电路。（2）用作模拟开关，传输连续变化的模拟电压信号。1TGSW模拟开关符号模拟开关电路结构高电平有效第26页，课件共34页，创作于2023年2月TG1TG2ABYA=1、B=0时，TG1截止，TG2导通，Y=B=1;′举例：第27页，课件共34页，创作于2023年2月TG1TG2ABYA=0、B=1时，TG2截止，TG1导通，Y=B=1;第28页，课件共34页，创作于2023年2月TG1TG2ABYA=0、B=0时，TG2截止，TG1导通，Y=B=0;第29页，课件共34页，创作于2023年2月TG1TG2ABYA=1、B=1时，TG1截止，TG2导通，Y=B=0;′第30页，课件共34页，创作于2023年2月六、CMOS电路的使用注意事项1、电源问题CMOS器件通常为单电源供电，电源电压范围比较宽。工作在不同电源电压下的器件，其输出阻抗、噪声容限、工作速度和功耗等也会不同，使用中应注意。

几种CMOS电路的电源电压值0.8~2.71.2~3.64.5~5.52～63～18电源电压范围3.66.57720最大电压额定值74AUC(超低电压)74LVC(低电压)74HCT(高速)74HC(高速）4000B类型参数不同的CMOS器件对电源电压的要求不同，如下表：第31页，课件共34页，创作于2023年2月2、防静电打击和过压击穿CMOS输入端是FET的栅极，输入阻抗极高，氧化层很薄，极易被击穿造成永久性的损坏，在使用时要注意防止静电打击或其他瞬变电压引起的过压击穿②在储存和运输过程中，最好采用导电材料进行屏蔽③调试电路时应使电烙铁或其他工具、仪表良好接地3、注意电源电压极性，防止输出端短路①CMOS电路的电源电压，切记不能把极性接反，否则会使保

护二极管因过流而损坏。②电路输出端既不能和电源短接，也不能和地短接，否则输

出级的MOS管就会因过流而损坏。③除了OD门和三态门之外，不同输出端不能并联起来使用，

否则容易造成输出级MOS管因过流而损坏。①在安装、改变电路连接、插拔CMOS器件时，须先切断电源第32页，课件共34页，创作于2023年2月4、多余输入端的处理②对于“与”门，“与非”门的多余端接高电平

。③对于“或”门、“或非”门的多余端接低电平

。①ＣＭＯＳ电路的输入端不允许悬空，因为悬空会使电位不

定，破坏正常的逻辑关系，另外，悬空时输入阻抗高，易

受外界噪声干扰，使电路产生误动作，而且也极易使栅极

感应静电造成击