微电子与集成电路设计11剖析课件

TANNER工具介绍TANNER包含的软件1、S-Edit电路图绘制2、T-Spice电路分析与模拟3、W-Edit显示T-Spice模拟结果4、L-Edit布局（版图）编辑

L-Edit/Extract布局提取软件

L-Edit/DRC设计规则检查器

L-Edit/SPR标准单元自动布局布线5、LVS布局结果与电路图的比对Tanner

pro的设计流程L-edit简介L-Edit是专用集成电路设计软件Tanner

Tools中的主要版图设计软件，主要功能是应用于版图设计。L-Edit最大的特点是速度快、功能强、使用方便和分层设计。用户在设计版图时，所用的每一种颜色将代表一种掩膜层，并且每层间相互独立，这种功能是普通绘图工具所不具备的。L-edit简介集成电路设计近年来发展相当迅速，许多设计需要借助计算机辅助设计软件。作为将来从事集成电路设计的工作人员，至少需要对版图有所了解，但是许多软件（如cadence）是在工作站上执行的，不利于初学者。L-Edit软件是基于PC上的设计工具，简单易学，操作方便，通过学习，掌握版图的设计流程。利用L-EDIT进行版图绘制步骤简介设计参数的设置NMOS管的版图设计反相器的版图设计L-EDIT的界面2023/7/207L-Edit画版图的步骤1、打开L-Edit程序，系统自动将工作文件命名为Layout1.sdb；2、选择saveas命令，将文件另存为新文件名；3、取代设定：选择Replacesetup命令，进行设计规则取代；4、编辑组件，进行环境设定：选择setup—design命令对单位格点等进行设定；5、选取图层;6、选择绘图形状;2023/7/208L-Edit画版图的步骤7、设计规则检查;8、检查错误：选择file—open命令打开错误记录文件cell0.drc进行查看错误,利用tools—clearerrorlayer命令可清除错误符号;9、移动对象：利用alt加鼠标拖曳的方式修改对象的大小;2023/7/209L-Edit画版图的步骤1、打开L-Edit程序，系统自动将工作文件命名为Layout1.tdb并显示在窗口的标题栏上。2023/7/2010L-Edit画版图的步骤2、选择File-Save，或file-saveas命令，将文件另存为新文件名；2023/7/2011L-Edit画版图的步骤3、取代设定：选择Replacesetup命令，进行设计规则取代；2023/7/2012L-Edit画版图的步骤4、编辑组件，进行环境设定：选择setup—design命令对单位格点等进行设定；2023/7/2013L-Edit画版图的步骤5、选取图层：2023/7/2014L-Edit画版图的步骤6、选择绘图形状：2023/7/2015L-Edit画版图的步骤7、选择Tools—DRC进行设计规则检查：2023/7/2016L-Edit画版图的步骤8、检查错误：选择file—open命令打开错误记录文件cell0.drc进行查看错误,利用tools—clearerrorlayer命令可清除错误符号;2023/7/2017L-Edit画版图的步骤9、移动对象：利用alt加鼠标拖曳的方式修改对象的大小;2023/7/2018设计环境的设置选择setup—design命令对单位格点等进行设定。2023/7/2019设计图层的定义设计参数的设置要用到的设计规则：•p阱之间间距8um.

Pwelltopwell

spacing=8um•P阱对有源区的最小覆盖4um

p-wellsurroundactive=4um•有源区最小宽度4um

Activemininum

width=4um•有源区最小间距4um

ActivetoActiveSpacing=4um设计参数的设置

•多晶硅条最小宽度2um

Polyminumwidth=2um•多晶硅条最小间距2um

polytopolyspacing=2um•离子注入区对有源区最小覆盖4um

p-selectsurroundactive=4um

n-selectsurroundactive=4um•铝引线孔3*3um*um

Metal1ContactExactSize=3um设计参数的设置•铝条最小宽度4um

Metal1MinimumWidth=4um•铝条间距最小4um

Metal1toMetal1Spacing=4um•铝条对铝引线孔最小覆盖1um

Metal1surroundContact=1um•引线孔距扩散区最小距离2um

Metal1ContacttoP-Selectspacing=2um

Metal1ContacttoN-Selectspacing=2umL-EDIT中设计规则的设置(一)、设计规则的类型•MinimumWidth•ExactWidth•NotExist•Spacing•Surround•Overlap•Extension•Density2023/7/2024L-EDIT中设计规则的设置（1）MinimumWidth该层上所有object在任意方向上的宽度2023/7/2025L-EDIT中设计规则的设置(2)Exactwidth该层上所有object在特定方向上的准确宽度2023/7/2026L-EDIT中设计规则的设置（3）NotExist在指定的层上，所有object都不能存在。这是唯一不含距离的规则2023/7/2027L-EDIT中设计规则的设置（4）Spacing在指定的层上或者在指定的两层之间的object的最小间距2023/7/2028L-EDIT中设计规则的设置（5）Surround一个层上的物体，在每个方向上，被另一层上的物体至少要环绕x个单位2023/7/2029L-EDIT中设计规则的设置（6）Overlap一个层上的物体必须与另一个层上的物体交叠的最小尺寸。Objectswhichoverlapmorethanthespecifieddistanceorwhoseedgescoincidearenotconsideredinviolationofoverlaprules.（重叠大于规定距离或边缘重合都不算违规）2023/7/2030L-EDIT中设计规则的设置（7）Extension一个层上的物体必须超过另一个层上的物体的边界的最小尺寸。当：距离超过指定数字、只有一边刚好重合，其他都在物体之外、被完全surround的时候，不算是违背规则2023/7/2031设置设计规则选择Tools—DRCsetup进行设计规则设置2023/7/2032设置设计规则设置完成画NMOS版图1、新建一个new

cell2023/7/2034画NMOS版图2、绘制各个图层2023/7/2035画NMOS版图3、设计规则检查：版图必须配合设计规则进行绘制，利用DRC可以确保流程效率。进行DRC检查后保存结果。2023/7/2036画反相器版图2023/7/2037画反相器版图第一步：新建一个cell第二步：使用已画好的cell

copy

instance

flatten2023/7/2038画反相器版图第三步：画pmos

cell

Notice：theW/L.2023/7/2039画反相器版图第四步：使用nmos和pmos

cell，画信号连接线2023/7/2040画反相器版图第五步：画阱接触孔2023/7/2041版图设计

版图验证与检查

DRC（DesignRuleCheek）：几何设计规则检查

ERC（ElectricalRuleCheck）：电学规则检查

LVS（LayoutversusSchematic）：网表一致性检查

POSTSIMULATION：后仿真（提取实际版图参数、电阻、电容，生成带寄生量的器件级网表，进行开关级逻辑模拟或电路模拟，以验证设计出的电路功能的正确性和时序性能等)，产生测试向量软件支持：成熟的CAD工具用于版图编辑、人机交互式布局布线、自动布局布线以及版图检查和验证42DRCDRCDRCANDactivepimppdiffNOTactivepdiffndiffSELECTndiffINSIDEnwellntapNOTndiffntapnsdgSELECTpdiffOUTSIDEnwellptapNOTpdiffptappsdgORnsdgpsdgsdgORptapntaptapORpsdgptappplusORnsdgntapnplusANDpoly1nsdgngateANDpoly1psdgpgateDRCWIDTHnwellLT3.0outputTBa1ENC[TO]psdgnwellLT1.8outputTBf1ENC[TO]ntapnwellLT0.4outputTBd1EXT[TO]ptapnwellLT0.4outputTBg1L-Edit/Extract布局提取软件辨认几何图形上的单元连接描述格式：connect(layer1,layer2,contact)connect(nwellwire,ndiff,ndiff)connect(subs,pdiff,pdiff)L-Edit/Extract布局提取软件元件描述#NMOStransistorwithpoly1gatedevice=MOSFET(RLAYER=ntran;Drain=ndiff,AREA,PERIMETER;Gate=polywire;Source=ndiff,AREA,PERIMETER;Bulk=subs;MODEL=NMOS;)L-Edit/Extract布局提取软件结果M13123NMOSL=700nW=2.1uAD=4.41pPD=8.4uAS=4.41pPS=8.4u*M1DRAINGATESOURCEBULK(2-181)*TotalNodes:3*TotalElements:1*TotalNumberofShortedElementsnotwrittentotheSPICEfile:0*ExtractElapsedTime:1seconds版图数据提交TDB版图设计文件格式是TANNER公司专有的，为了能与其他设计系统以及掩模制造商进行交流，必须将TDB格式转换为通用的CIF或GDSII格式，或把CIF和GDSII格式文件输入转换为TDB文件格式。File/Import

Mask

Data命令将导入GDSII/CIF文件。GDSII格式ProcessNo.FrameDig.AreaLevelC/DNwell1CPwell11CActive2DPOLY13DPOLY214DHighPolyRs13DN+S/D5CP+S/D4CContact6CMetal17DVia8CMetal29DPAD10C利用SPR设计一个四位加法器一位全加器的电路设计四位加法器的电路设计利用SPR设计四位加法器的版图版图验证和输出打开sedit保存文件从组件库引入模块从组件库引入模块从组件库引入模块