电子与电工技术课件

10.2基本逻辑门电路通常将代码的编制过程称为编码。为了便于记忆和查找，在编制代码时，要遵循一定的规则，这些规则称为码制。第一节编码及逻辑代数一、编码

不同的数码不仅可以表示数量的不同大小，而且还能用来表示不同的事物或一些文字符号信息，此时该数码称为代码。

用二进制代码表示有关对象（文字符号信息）的过程叫做二进制编码。在数字电路中大量使用的是二进制编码，因为二进制代码只有0、1两个数符，电路上实现起来最容易。1位二进制代码有0、1两种状态，可以表示两个不同的信息;两位二进制代码有00、01、10、11四种组合，可以表示4个不同的信息。一般地说，n位二进制代码有2n种组合，可以表示2n个不同的信息。所以，对N个信息进行编码时，可用公式2n≥N来确定需要使用的二进制代码的位数n。1.二进制编码2.二-十进制编码

10.2基本逻辑门电路二-十进制编码是用4位二进制数表示1位十进制数符的编码方式。由于4位二进制数有16种（24＝16）不同的组合，而十进制数的10个数符只需要其中的10种组合。根据代码排列的规律，共有

N=16(16-1)(16-2)…[16-(10-1）]≈2.9×1010种方案可供选择。不同的选择方案就形成不同的BCD码。常用的BCD代码如下表所示。

用二进制数的形式表示十进制数的编码称为十进制数的二进制编码，简称二-十进制编码，也称BCD码。8421码2421(A)码2421(B)码5211码余三码格雷码右移码012345678900000001001000110100010101100111100010010000000100100011010001010110011111101111000000010010001101001011110011011110111100000001010001010111100010011100110111110011010001010110011110001001101010111100000000010011001001100111010101001100110100000100001100011100111101111101111001110001100001

权23222120842121222120242124215211偏权码无权码（单步码）10.2基本逻辑门电路10.2基本逻辑门电路

二-十进制码种类繁多，大致可分为有权码和无权码两大类。表中的前四种为有权码，即每位都对应着一个固定的位权值。如8421BCD码，自高位到低位，各位的位权值为23222120，即8421。如果将每个代码看作一个4为二进制数，那么这二进制数的值恰好对应着它所代表的十进制数的大小。例5-1用8421BCD码表示十进制数468。解468010001101000所以（468）10=（010001101000）8421BCD注意：每4位BCD码表示1位十进制数，因此，BCD码前面的“0”不可以省略。二、逻辑代数逻辑代数的产生：

1849年英国数学家乔治布尔(GeorgeBoole)首先提出，用来描述客观事务逻辑关系的数学方法——称为布尔代数后来被广泛用于开关电路和数字逻辑电路的分析与设计所以也称为开关代数或逻辑代数。逻辑代数中用字母表示变量——逻辑变量，每个逻辑变量的取值只有两种可能——0和1。它们也是逻辑代数中仅有的两个常数。0和1只表示两种不同的逻辑状态，不表示数量大小。10.2基本逻辑门电路（一）基本逻辑运算与逻辑函数三种基本运算是：与、或、非（反）。它们都有集成门电路与之对应，与门、或门和非门。1.与运算、与逻辑、与门ABF

上图代表的逻辑关系是：决定事件的全部条件都满足时，事件才发生。这就是与逻辑。用1表示开关接通，0表示开关的断开；1表示灯亮，可得如下真值表：与逻辑的逻辑表达式为：F=A.B或F=AB用集成逻辑门电路实现与逻辑关系，即为逻辑门，与门的逻辑逻辑符号为：&ABF只有输入全为1

时，输出才为1111001010000FBA基本逻辑门电路与门有0出0全1出1基本逻辑门电路2.或运算、或逻辑、或门

上图代表的逻辑关系是：决定事件的诸条件中，只要有任意一个满足，事件就会发生。这就是或逻辑。真值表有0出0全1出1或逻辑的逻辑表达式为：F=A+B可用逻辑或门实现这种运算，或门的逻辑符号为：或门10.2基本逻辑门电路3.非运算、非逻辑、非门

上图代表的逻辑关系是：决定事件的条件满足，事件不会发生；条件不满足时，事件才发生。这就是非逻辑。真值表有0出1全1出0非逻辑的逻辑表达式为：可用逻辑非门实现这种运算，非门的逻辑符号为：非门基本逻辑门电路4.复合运算、复合逻辑、复合门用两个以上基本运算构成的逻辑运算。包括与非、或非、与或非、异或和同或运算。和三个基本运算一样，它们都有集成门电路与之对应。真值表（除与或非运算外）逻辑门符号：基本逻辑门电路异或的逻辑式

两个变量取相同值时，输出为0；取不同值时，输出为1同或的逻辑式

两个变量取相同值时，输出为1；取不同值时，输出为0与或非逻辑A与B等于1，或者C与D等于1，F等于0。逻辑符号：(二)逻辑代数运算法则关于常数之间的运算在真值表中已给出。下面的公式中都有变量：0.A=01+A=11.A=A0+A=AA.A=AA+A=AA.A=0A+A=1A.B=B.AA＋B=B＋A交换律A.(B.C)=(A.B).C结合律A＋(B＋C)=(A＋B)+CA.(B+C)=A.B+ACA＋BC=(A＋B)(A+C)分配律A=AA.B=A+BA＋B=A.B摩根定理我们用真值表证明分配律的第二个公式：还原律互补律重叠律＋01·1111111111110110111101011111010011111011001000100100000100000000(A+B)(A+C)A+CA+BA+BCB.CABC其他公式的证明请同学自己完成。A+AB=A证：左＝A(1+B)=A.1=A吸收律1吸收律2证：左＝(A+A)(A+B)=A+BAB+AB=AAB+AB=A证：左＝A(B+B)=A.1=AAB+AC+BC=AB+AC冗余项定理推论：=AB+AC+ABC+ABC=右A+AB=A+BAAB=ABAAB=A证：AB+AC=AB+AC=AB+AC+BC=右证：左＝AB+AC+BC(A+A)AB+AC+BCD=AB+AC左＝ABAC=(A+B)(A+C)摩根定理（三）逻辑函数的化简逻辑函数式最简的标准化简的意义：将逻辑函数化成最简形式便于在用电路实现时节省器件。逻辑函数式有多种形式，如与或式，或与式，与非与非式，或非或非式等等。AB+AC与或式=ABAC与非与非式两次取反=A(B+C)或与式=A＋B+C或非或非式两次取反与或式使用最多，因此我们只讨论与或式的最简标准：1.包含的与项最少；2.在满足1项的前提下，每个与项包含的变量个数最少。10.3集成逻辑门电路

1门电路：实现基本逻辑运算和复合逻辑运算的单元电路。门电路的两种输入，输出电平：高电平、低电平。它们分别对应逻辑电路的1,0状态。正逻辑：1代表高电平；0代表低电平。负逻辑：0代表高电平；1代表低电平。根据制造工艺不同可分为单极型和双极型两大类。门电路中晶体管均工作在开关状态。首先介绍晶体管和场效应管的开关特性。然后介绍两类门电路。注意：各种门电路的工作原理，只要求一般掌握；而各种门电路的外部特性和应用是要求重点。VCC0V高电平低电平VCC0V当代门电路（所有数字电路）均已集成化。

一、基本逻辑门电路1.与门电路

实现与逻辑关系的电路称为与门电路，简称与门。图5－11是两输入端与门的逻辑符号，与门的输入端可以不只两个。与门反映的逻辑关系是：只有输入都为高电平时，输出才是高电平。与门的逻辑真值表和与逻辑运算相同（见表5－2）。表达输出与输入的逻辑关系，还可以用工作波形图来表示。图5－12表示了两输入端与门的工作波形。2.或门电路

实现或逻辑关系的电路称为或门电路，简称或门。图5－13是两输入端或门的逻辑符号，或门的输入端也可以不只两个。或门反映的逻辑关系是：只要输入中有一个或一个以上为高电平，输出便为高电平，输入全为低电平时，输出才是低电平。或门的逻辑真值表和或逻辑运算相同（见表5－3）。图5－14表示了两输入端或门的工作波形。例5－10

图5－15所示为一保险柜的防盗报警电路。保险柜的两层门上各装一个开关S1和S2。门关上时，开关闭合。当任一层门打开时，报警灯亮，试说明该电路的工作原理。解该电路采用了一个2输入端的或门。两层门都关上时，开关S1和S2闭合，或门的两个输入端全部接地，A=0，B=0，因而输出F=0，报警灯不亮。任何一个门打开时，相应的开关断开，该输入端经1k电阻接至5V电源，为高电平，故输出也为高电平，报警灯亮。10.3集成逻辑门电路

3．非门电路

实现非逻辑关系的电路称为非门电路，简称非门，又称为反相器。非门的逻辑符号如图5-16所示，它只有一个输入端，输出端加有小圆圈，表示“非”的意思。非门反映的逻辑关系是：输出与输入的电平相反，A=0时，F=1；A＝1时，F=0。其逻辑真值表见表5-4，工作波形如图5-17所示。10.3集成逻辑门电路二、复合门电路1．与非门电路实现与非逻辑关系的电路称为与非门电路，简称与非门三输入端（可以不只三输入端）与非门的逻辑符号如图5-18所示。与非门反映的逻辑关系是：只要输入有0，输出就为1，图5－18与非门逻辑符号输入全1时，输出才为0。

10.3集成逻辑门电路由晶体管组成的集成与非门电路称为TTL(晶体管－晶体管逻辑电路：Transistor-TransistorLogiccircuit)与非门电路。TTL集成电路具有结构简单、稳定可靠、工作速度快等优点，被广泛用于数字系统中。图5－19是两种TTL与非门的外引线排列图。一片集成电路内的各个逻辑门互相独立，可以单独使用，但共用一根电源引线和地线。10.3集成逻辑门电路图5－20是TTL与非门的电压传输特性曲线，表示了输出电压uo与输入电压ui之间的关系。由图可见，当ui<0.7时，输出电压uo≈3.6V，即图中AB段。当ui在0.7V～1.3V之间变化时，uo随ui的增大而线性地减小，即BC段。当ui增至1.4V左右时，输出迅速转为低电平，uo≈0.3V，即CD段。当ui>1.4V时，输出保持为低电平，即DE段。输出由高电平转为低电平时所对应的输入电压，称为阈值电压或门槛电压，用UT表示，在图5－20中UT≈1.4V。TTL与非门的主要参数：（1）输出高电平电压UOH和输出低电平电压UOL输出高电平电压UOH是对应于图5-20中AB段的输出电压；输出低电平电压UOL是对应于DE段的输出电压。对通用的TTL与非门，UOH≥2.4V，UOL≤0.4V。（2）噪声容限电压在保证输出高电平不低于额定值的90％的条件下所容许叠加在输入低电平电压上的最大噪声（或干扰）电压，称为低电平噪声容限电压，用UNL表示。由图5－20可得

UNL＝UOFF－UIL式中，UOFF是在上述保证条件下所容许的最大输入低电平电压，常称为关门电平。在保证输出低电平的条件下所容许叠加在输入高电平电压上（极性与输入信号相反）的最大噪声（或干扰）电压，称为高电平噪声容限电压，用UNH表示。由图5－20可得

UNH＝UIH－UON式中，UON是在上述保证条件下所容许的最小输入高电平电压，常称为开门电平。10.3集成逻辑门电路（3）扇出系数NO扇出系数是指一个与非门能带同类型的门电路的最大数目，它表示带负载能力。TTL与非门的NO≥8。（4）平均传输延迟时间tpd在与非门的输入端加上一个脉冲电压，则输出端将有一定的时间延迟，如图5-21所示。从输入脉冲上升沿的50%处到输出脉冲下降沿的50%处的时间称为上升延迟时间tpd1；从输入脉冲下降沿的50%到输出脉冲上升沿的50%处的时间称为下降延迟时间tpd2。tpd1和tpd2的平均值称为平均传输延迟时间tpd，其值越小越好。

tpd=(tpd1+tpd2)/210.3集成逻辑门电路（5）输入高电平电流IIH和输入低电平电流IIL当某一输入端接高电平、其余输入端接低电平时，流入该输入端的电流称为输入高电平电流；当某一输入端接低电平、其余输入端接高电平时，从该输入端流出的电流称为输入低电平电流。表5-10为CT74LS20和CT74LS00两种TTL与非门的主要参数。

表5－10TTL与非门的主要参数

参数名称符号单位规范值测试条件输出高电平电压UOHV≥2.4UCC=4.5V，UIL=0.8V，IOH=400μA输出低电平电压UOLV≤0.4UCC=4.5V，UIH=2V，IOL=12.8mA输入高电平电流IIHμA≤50UCC=5.5V，UIH=2.4V，输出端空载输入低电平电流IILmA≤1.6UCC=5.5V，被测输入端接“地”，输出端空载扇出系数NO个≥8同UOH和UOL平均传输延迟时间tpdnsA型40，B型2010.3集成逻辑门电路2．或非门电路实现或非逻辑关系的电路称为或非门电路，简称或非门。图5－22为其逻辑符号。或非门反映的逻辑关系为：只要输入有1输出就为0，输入全为0时，输出才为1。或非门也可以不只两个输入端。10.3集成逻辑门电路3．与或非门实现与或非逻辑关系的电路称为与或非门电路，简称与或非门。图5－23为其逻辑符号。与或非门的逻辑关系是先与运算再或运算最后取非运算，图5－23的逻辑运算关系为4．异或门所谓“异或”关系，是指在两个输入信号电平相同时，输出为0；不同时，输出为1。实现这种逻辑关系的电路叫做异或门。图5-24是异或门的逻辑符号。其逻辑表达式为

F=读作A异或B。异或门的逻辑真值表见表5－9。

5．三态与非门前述的与非门是不能将两个与非门的输出线直接接在公共的信号传输线上的，否则，因两输出端并联，若一个输出为高电平，另一个输出为低电平，两者之间将有很大的电流通过，会使元件损坏。但在实用中，为了减少信号传输线的数量，以适应各种数字电路的需要，有时却需要将两个或多个与非门的输出端接在同一信号传输线上，这就需要一种输出端除了有低电平0和高电平1两种状态外，还要有第三种状态（即开路状态）Z的门电路。当输出端处于Z状态时，与非门与信号传输线是隔断的。这种具有0、1、Z三种状态的与非门称为三态与非门。与前面介绍的与非门相比，三态与非门多了一个控制端，又称使能端E。其逻辑符号和逻辑真值表见表5-11。表中，上图的三态与非门，在控制端E=0时，电路为高阻状态，E=1时，电路为与非门状态，故称控制端为高电平有效；在下图中的三态与非门正好相反，控制端为低电平有效。在逻辑符号中，用EN端加小圆圈表示低电平有效，不加小圆圈表示高电平有效。表5－11三态与非门逻辑符号和逻辑功能

逻辑符号

逻辑功能E=0F=ZE=1E=0E=1F=ZF=F=三态门最重要的一个用途是可以实现用一根导线轮流传送几个不同的数据或信号，如图5－25所示。这根导线称为母线或总线。只要让各门的控制端轮流处于高电平，即任何时间只能有一个三态门处于工作状态，其余门均处于高阻态，这样，总线就会轮流接受各三态门的输出。这种用总线来传送数据或信号的方法，在计算机中被广泛采用。第三节组合逻辑电路由门电路组成的逻辑电路称为组合逻辑电路，简称组合电路。由于门电路输出电平的高低仅取决于当时的输入，与以前的输出状态无关，是一种无记忆功能的逻辑部件。因此组合电路也是一种无记忆功能的逻辑电路。即在任意时刻，电路的输出状态仅取决于该时刻各输入状态的组合，而与电路的原状态无关。一、组合电路的分析组合电路的分析是根据给出的逻辑电路，从输入端开始逐级推导出输出端的逻辑函数表达式，并依据该表达式，列出真值表，从而确定该组合电路的逻辑功能。其分析步骤如下：由逻辑图写出各门电路输出端的逻辑表达式；化简和变换各逻辑表达式；列写逻辑真值表；根据真值表和逻辑表达式，确定该电路的功能。下面通过具体实例说明组合电路的分析方法。

例5－10分析图5－26所示电路的逻辑功能。例5－11分析图5－27所示电路的逻辑功能。

解①由逻辑图写出逻辑表达式并化简②由逻辑表达式列出逻辑真值表见表5－13。③分析逻辑功能只有A、B、C全为0或全为1时，输出F才为1。故该电路称为“判一致电路”，可用于判断三个输入端的状态是否一致。二、组合电路的设计

组合电路设计与组合电路分析过程相反，它是根据给定的逻辑功能要求，设计能实现该功能的最简单的电路。其设计步骤如下：根据给定设计问题的逻辑关系或逻辑要求，列出真值表；根据真值表写出逻辑表达式；化简或变换逻辑表达式；根据最简的逻辑表达式画出相应的逻辑电路图。下面通过具体实例说明组合电路的设计方法。例5－12试设计一个三输入的三位奇数校验电路。要求输入A、B、C中有奇数个1时，输出为1，否则输出为0。解①根据题意列出逻辑真值表如表5－14所示。ABCFABCF00000101001101101001011101111001②由真值表写出逻辑表达式：③化简该逻辑表达式。化简的方法可任选。这里采用卡诺图法化简，如图5－28所示。可见上述逻辑表达式已经是最简的。④画出逻辑电路图。如果输入只给出原变量，对所以器件没有要求，则可画出如图5－29所示的逻辑电路。如果输入只给出原变量，要求只用与非门实现，则应对上述逻辑表达式用摩根律进行变换：相应的电路如图5－30所示。例5-13某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行；若三个车间同时开工，则G1和G2均需运行。试画出控制G1和G2运行的逻辑图。解用A、B、C分别表示三个车间的开工状态：开工为1，不开工为0；G1和G2运行为1，停机为0。根据题意列出逻辑真值表如表5－15所示。ABCG1G20000010100111001011101110001011101101001由逻辑真值表写出逻辑表达式并化简由逻辑表达式画出逻辑电路图如图5－31所示。

组合电路的应用1．加法器（1）半加器只求本位和没有相邻低位进位的加法称为半加（如个位加）。两个一位二进制数相加的真值表如表5－16所示。其中Ai、Bi分别表示被加数和加数，表示半加和，Ci表示进位。由真值表可写出半加和和进位Ci的逻辑表达式为AiBiCi0001101101100001图5－32是半加器的逻辑图及逻辑符号。（2）全加器所谓全加是指除本位外还有低位的进位参与相加的加法。因此，在设计全加器时，不仅要考虑本位的两个加数Ai、Bi，还必须考虑来自相邻低位的进位Ci-1。表5－17是全加器的真值表。AiBiCi-1Si

CiAiBiCi-1Si

Ci0000010100110010100110010111011110010111由真值表可写出全加和Si和进位Ci的逻辑式：

由此可得全加器的逻辑图和逻辑符号，如图5－33所示。2．编码器把若干个二进制数码0和1按一定规律编排在一起，组成不同的代码，并且赋予每组代码以特定的含义，叫做编码。用以完成编码的数字电路，称之为编码器。n位二进制代码有2n种取值可能，可以表示2n个信号。这种二进制编码在电路上很容易实现。(1)二进制编码器用n位二进制代码对N=2n个一般信号进行编码的逻辑装置，叫做二进制编码器。分析编码器的逻辑功能，可以用组合电路的分析方法。即先根据逻辑图写出输出的逻辑表达式，再写出真值表，进而得出其逻辑功能。1111111&&&输入输出Y7Y6Y5Y4Y3Y2Y1Y0ABC0000000100000010000001000000100000010000001000000100000010000000000001010011100101110111(2)键控8421BCD码编码器输入S9S8S7S6S5S4S3S2S1S0输出ABCDS1111111111111111111011111111011111111011111111011111111011111111011111111011111111011111111011111111

011111111100000000000100100011010001010110011110001001011111111113．译码器变量译码器码制变换译码器数码显示译码器如：三位二进制代码八个对应信号输出是一组高、低电平信号。二进制译码器输入是一组二进制代码，10111111110三位二进制译码器逻辑图3线－8线译码器由逻辑表达式可列出真值表

输入输出A2A1A0Y0Y1Y2Y3Y4Y5Y6Y700000