第三章 门 电 路

第三章门电路第一页，共八十七页，编辑于2023年，星期四英文IntegratedCircuit--IC。集成电路的优点：体积小、重量轻、可靠性高，功耗低。第二页，共八十七页，编辑于2023年，星期四第三页，共八十七页，编辑于2023年，星期四第四页，共八十七页，编辑于2023年，星期四按集成度分类：小规模集成电路SSI:SmallScaleIntegration;中规模集成电路MSI:MediumScaleIntegration;大规模集成电路LSI:LargeScaleIntegration;超大规模集成电路VLSI:VeryLargeScaleIntegration;(甚大规模集成电路ULSI:Ultra-LargeScaleIntegration)。按制造工艺分类：双极型集成电路；如TTL和DTL(Diode-TransistorLogic)单极型集成电路；如CMOS，NMOS和PMOS第五页，共八十七页，编辑于2023年，星期四第三章门电路注意：各种门电路的工作原理，只要求一般掌握；而各种门电路的外部特性和应用是重点。§3.2二极管、三极管、MOS管开关等效电路§3.3CMOS门电路§3.5TTL门电路第六页，共八十七页，编辑于2023年，星期四1、二极管的伏安关系：考虑在数字信号作用下，信号电压常取极端（高、低）情形，可折线化。3.2半导体二极管门电路3.2.1二极管的开关特性第七页，共八十七页，编辑于2023年，星期四二极管的开关等效电路：第八页，共八十七页，编辑于2023年，星期四VD>VON（定性的认为0.7V

），导通，相当于闭合的开关，认为其导通电压基本不变，此特点称为“钳位”

否则，截止状态，二极管相当于断开的开关闭合断开第九页，共八十七页，编辑于2023年，星期四3.2.2二极管与门ABY000010100111VAVBVY000330333.7高电平(2-5V)代表1；低电平(0-0.8V)代表0。设：VCC=5V,VIH=3V,VIL=0V0.70.70.7缺点：1.电平偏移大；2.负载能力差。一般用作保护电路和钳位电路，或作逻辑电路的输入级（以二输入为例）第十页，共八十七页，编辑于2023年，星期四3.2.3二极管或门ABY000011101111VAVBVY00033033高电平(2-5V)代表1；低电平(0-0.8V)代表0。设：VCC=5V,VIH=3V,VIL=0V02.32.32.3（以二输入为例）第十一页，共八十七页，编辑于2023年，星期四3.3CMOS门电路一、NMOS管的结构和工作原理(Metal-Oxide-SemiconductorField-EffectTransistor)金属氧化物半导体场效应管或绝缘栅场效应管3.3.1MOS管开关特性S(Source):源极G(Gate):栅极D(Drain):漏极B(Substrate):衬底反型层/导电沟道SD第十二页，共八十七页，编辑于2023年，星期四输出特性夹断二、NMOS管的输入输出特性可变电阻区恒流区截止区工作状态条件特点截止区VGS<VTHiD≈0,截止电阻109Ω以上导通可变电阻区VGS>VTH,VGD>VTHRON是VGS的函数,即VGS不变,RON也为定值,VDS增大,iD也增大,沟道完整恒流区VGS>VTH,VGD<VTHiD是VGS的函数,VDS对iD影响很小,沟道夹断,线性放大区第十三页，共八十七页，编辑于2023年，星期四三、NMOS管的基本开关电路Vi=VGS<VGS(th),截止区,iD≈

0,VO=VOH≈VDDVi=VGS>VGS(th),RON小(1kΩ以内，或更小),只要满足RON<<RDVO=VOL≈0第十四页，共八十七页，编辑于2023年，星期四四、NMOS管的开关等效电路OFF，截止状态

ON，导通状态VGS>Vth，

UDS0V

——D、S间相当于开关闭合。VGS<Vth，iD=0

——D、S间相当于开关断开。第十五页，共八十七页，编辑于2023年，星期四五、MOS管的四种类型1.N沟道增强型2.P沟道增强型开启电压第十六页，共八十七页，编辑于2023年，星期四当VGS≤VT时，当VGS>VT时,（等效开关图同NMOS）TP导通；TP截止第十七页，共八十七页，编辑于2023年，星期四3.N沟道耗尽型4.P沟道耗尽型夹断电压大量正离子导电沟道第十八页，共八十七页，编辑于2023年，星期四第十九页，共八十七页，编辑于2023年，星期四增强型MOS管的开关特性回顾工作状态条件特点截止区VGS<VTHiD≈0,截止电阻109Ω以上导通可变电阻区VGS>VTH,VGD>VTHRON是VGS的函数,即VGS不变,RON也为定值,VDS增大,iD也增大,沟道完整恒流区VGS>VTH,VGD<VTHiD是VGS的函数,VDS对iD影响很小,沟道夹断,线性放大区增强型NMOS管的开启电压VTH和VGS为正极性电压

增强型PMOS管的开启电压VTH和VGS为负极性电压第二十页，共八十七页，编辑于2023年，星期四3.3.2CMOS门电路一、CMOS反相器的电路结构及工作原理N沟道管开启电压VGS(th)N记为VTN;P沟道管开启电压VGS(th)P记为VTP;假设：|VTP|=VTN=VTH;要求满足VDD≥VTN+|VTP|;输入低电平VIL=0V；高电平VIH=VDD;（1）输入为低电平0V时；VGS2=0V，T2截止；VGS1=-VDD，T1导通；VO=VDD高电平;iD≈0。（2）输入为高电平VDD时；VGS1=0V，T1截止；VGS2=VDD，T2导通；VO=0V低电平;iD≈0。(ComplementaryMOS--互补MOS电路)第二十一页，共八十七页，编辑于2023年，星期四PMOS管NMOS管CMOS管负载管驱动管(互补对称管)A=“1”时，T2导通，T1截止，Y=“0”A=“0”时，T2截止，T1导通，Y=“1”DSGSDG+VDDAYT2T1VSS在正常工作状态，T1与T2轮流导通，即所谓互补状态，静态电流iD≈0；并且，输入端静态输入电流≈0；静态功耗非常小！第二十二页，共八十七页，编辑于2023年，星期四二、电压传输特性和电流传输特性1.电压传输特性AB段：T1导通，T2截止，iD为0，v0=VOH≈VDDBC段：转折区T1、T2同时导通阈值电压VTH≈VDD/2转折区中点：电流最大CD段：T1截止，T2导通，iD为0，

v0＝VOL≈0(设VDD>VGS(th)N+|VGS(th)P|,且VGS(th)N=|VGS(th)P|）第二十三页，共八十七页，编辑于2023年，星期四2.电流传输特性CMOS反相器在使用时应尽量避免长期工作在BC段。第二十四页，共八十七页，编辑于2023年，星期四三、输入噪声容限第二十五页，共八十七页，编辑于2023年，星期四由于MOS管栅极绝缘，输入电流恒为0，3.3.3CMOS反相器的静态输入特性和输出特性但绝缘层非常薄，极易击穿,所以，制作CMOS器件时，集成了“输入保护电路”,以保护绝缘层不被击穿。输入保护措施是有限度的，使用时还必须注意器件的正确使用方法。第二十六页，共八十七页，编辑于2023年，星期四一、输入特性由曲线可看出,输入电压在0~VDD间变化时,输入电流为0;当输入电压大于VDD+0.7V时,二极管D1导通;当输入电压小于-0.7V时,二极管D2导通。第二十七页，共八十七页，编辑于2023年，星期四一、输入特性由曲线可看出,输入电压在0~VDD间变化时,输入电流为0;当输入电压大于VDD+0.7V时,二极管D1导通;当输入电压小于-0.7V时,二极管D2导通。vI>(10+0.7)V时，D1导通vI<-0.7V时，D2导通10.7V-0.7V电压不超过10.7V电压不超过10.7V正常工作时，0≤vI≤VDD,D1、D2截止，保护电路不起作用。第二十八页，共八十七页，编辑于2023年，星期四二、输出特性1.输出低电平VDD增加,相当于VGSN增加,沟道变宽,导通电阻变小,使得输出低电平随负载电流的变化就越小,即输出电阻小,带负载能力加强。第二十九页，共八十七页，编辑于2023年，星期四2.输出高电平VDD增加,相当于VGSP增加,沟道变宽,导通电阻变小,使得输出低电平随负载电流的变化就越小,即输出电阻小,带负载能力加强。第三十页，共八十七页，编辑于2023年，星期四3.3.5其他类型的CMOS门电路1.与非门2.或非门一、其他逻辑功能的CMOS门电路第三十一页，共八十七页，编辑于2023年，星期四2RONT2和T4导通11RONT3导通01RONT1导通10RON/2

T1和T3导通00RO(与非)状态BA设：MOS管的导通电阻为RON、门电路的输出电阻为RO0111Y第三十二页，共八十七页，编辑于2023年，星期四带缓冲级的CMOS门电路与非门：或非门+缓冲器=与非门输出电阻随输入组合不同而变化,使输出特性不一致,给器件的使用带来了麻烦;此外输入状态还会影响这两个门的电压传输特性。使用带缓冲级的门电路可以克服上述缺点。第三十三页，共八十七页，编辑于2023年，星期四二、漏极开路门电路（OD:OpenDrain）特点:1.增大带负载能力2.高电平转换3.OD门输出端可以直接并联第三十四页，共八十七页，编辑于2023年，星期四OD门特点:4.输出端并联可以实现”线与”逻辑第三十五页，共八十七页，编辑于2023年，星期四负载电阻RL的取值注:IIH指CMOS反相器输入高电平时的负载电流（漏电流）IRLOD门输出端数目负载门输入端数目当所有OD门同时截止时，v0=VOH.为保证VOH不低于规定值，RL不能选的过大。第三十六页，共八十七页，编辑于2023年，星期四只有一个门输出低电平是最不利情况TheWorstCase注:IIL指CMOS反相器输入低电平时的负载电流（漏电流）m=m’指的是输入端的数量当只有一个OD门导通时，为了保证流入导通OD门的电流不超过最大允许的负载电流ILM，RL不能选的太小。第三十七页，共八十七页，编辑于2023年，星期四三、CMOS传输门和双向模拟开关1.传输门C=0时，传输门截止，输出为高阻状态；C=1时，传输门导通，VO＝VI。VTPVTNVDD0VN沟道管导通P沟道管导通VI单管工作的缺点是：1.有死区；2.导通电阻随输入电压变化很大。第三十八页，共八十七页，编辑于2023年，星期四2.双向模拟开关型号CD4016其它符号第三十九页，共八十七页，编辑于2023年，星期四四、三态输出门电路第四十页，共八十七页，编辑于2023年，星期四3.3.6CMOS电路的正确使用(1)多余输入端的处理。CMOS电路的输入端不允许悬空，因为悬空会使电位不定，破坏正常的逻辑关系。另外，悬空时输入阻抗高，易受外界噪声干扰，使电路产生误动作，而且也极易造成栅极感应静电而击穿。所以“与”门，“与非”门的多余输入端要接高电平，“或”门和“或非”门的多余输入端要接低电平。若电路的工作速度不高，功耗也不需特别考虑时，则可以将多余输入端与使用端并联。(2)输入端的静电防护。虽然各种CMOS输入端有抗静电的保护措施，但仍需小心对待，在存储和运输中最好用金属容器或者导电材料包装，不要放在易产生静电高压的化工材料或化纤织物中。组装、调试时，工具、仪表、工作台等均应良好接地。要防止操作人员的静电干扰造成的损坏，如不宜穿尼龙、化纤衣服，手或工具在接触集成块前最好先接一下地。对器件引线矫直弯曲或人工焊接时，使用的设备必须良好接地。等等第四十一页，共八十七页，编辑于2023年，星期四3.5TTL门电路

3.5.1半导体三极管的开关特性ecb第四十二页，共八十七页，编辑于2023年，星期四状态条件特点BE结BC结截止VBE<0.7V，IB≈0IC≈0反反导通放大VBE>0.7V，IB<IBSIC=βIBVBE≈0.7V正反饱和IB>IBS=ICS/βVCES=0~0.3VVBE≈0.7V正正倒置VBE<-0.7VVBC>0.7VIE≈αIB,α=1/β，IC≈IB,

VBC≈0.7V反正同样可以做条件判断工作状态!!ecb第四十三页，共八十七页，编辑于2023年，星期四截止状态饱和导通状态四、三极管的开关等效电路在数字电路中，三极管作为开关元件，主要工作在饱和和截止两种开关状态，放大区只是极短暂的过渡状态。第四十四页，共八十七页，编辑于2023年，星期四例3.5.1参数是否合理？方法1:求基极回路戴维南等效电路方法2:假设验证法方法一、戴维南等效电路六、三极管反相器5V-8V3.3KΩ10KΩ1KΩβ=20VCE(sat)=0.1VVIH=5VVIL=0V第四十五页，共八十七页，编辑于2023年，星期四带入VI值，进行计算VI＝0V时，通过计算得到，VB=-2.0V，显然三极管工作在截止状态，输出为高电平。VI=5V时，通过计算得到，VB=1.8V，三极管导通，VBE=0.7V据此求出IB和IBS进行比较，确定三极管确切工作状态据此，可知三极管工作在饱和状态，输出为VCES=0.3V，即低电平iB第四十六页，共八十七页，编辑于2023年，星期四1.VI=0VVBE<0V，T显然截止，VO＝VCC＝5V输出高电平2.VI=5VIB远大于IBS,三极管深饱和，VO=VCES≈0.1V假设三极管T工作在饱和状态，那么有VBE=0.7V通过计算验证，证明假设成立iBi1i2方法二、假设验证法第四十七页，共八十七页，编辑于2023年，星期四TTL-Transistor-TransistorLogic三极管—三极管逻辑(电路)5-VTTL:0-0.8V输入低电平2-5V输入高电平3.5.2TTL反相器的电路结构和工作原理第四十八页，共八十七页，编辑于2023年，星期四VCC=5V,VIH=3.4V,VIL=0.2V1.VI=VIL=0.2V:T1深度饱和,T2和T5截止,T4和D2导通，输出高电平3.6V一、电路结构及工作原理电平标准74系列

流过E结的电流为正向电流0.2VT2、T5截止5VVY5-0.7-0.7

=3.6V输入为低“0”输出为高“1”第四十九页，共八十七页，编辑于2023年，星期四VCC=5V,VIH=3.4V,VIL=0.2VT1工作在倒置状态,VB1=2.1V,而不是4.1V；T2、T5导通。T2:IBS2=ICS2/β=(VCC-VCES2-VBE5)/(R2β)=(4V/1.6K)/20=0.125mA;IB2=IB1=(5-2.1)/4k=0.72mA，T2饱和,T4截止,T5饱和。VO=VCES5≤0.3V2.VI=VIH=3.4V:一、电路结构及工作原理电平标准74系列“1”(3.4V)T2、T5饱和导通E结反偏“0”(0.3V)负载电流（灌电流）4.1V钳位2.1VT4截止输入为高“1”,输出为低“0”第五十页，共八十七页，编辑于2023年，星期四T1等效电路分析1.VI=VIL:VB1钳位在0.9V,T2和T5截止,T4和D2导通，输出高电平3.6VT1发射结截止,集电结导通,VB1=2.1V；T2、T5导通。T2:IBS2=ICS2/β=(VCC-VCES2-VBE5)/(R2β)=(4V/1.6K)/20=0.125mA;IB2=IB1=(5-2.1)/4k=0.72mA，T2饱和,T4截止,T5饱和。VO=VCES5≤0.3V2.VI=VIH:第五十一页，共八十七页，编辑于2023年，星期四更优的传输曲线二、电压传输特性CD段中点的输入电压称为阈值电压，用VTH表示，用来粗略估计逻辑状态。VI<0.6V,AB段为截止区(T5工作状态);0.7<VI<1.3V,BC段为线性区;VI=1.4V左右,CD段称转折区;VI

>1.4V,DE段称为饱和区(T5工作状态);

截止区转折区线性区饱和区第五十二页，共八十七页，编辑于2023年，星期四三、输入端静态噪声容限高电平噪声容限：低电平噪声容限：第五十三页，共八十七页，编辑于2023年，星期四一、输入特性i3.5.3TTL反相器的静态输入和输出特性1.输入低电平电流IIL——是指当门电路的输入端接低电平（VIL≤0.8v)时，从门电路输入端流入的电流。低电平输入电流IIL较大，当Vcc=5v，VIL=0.2v时，近似分析时，常用IIS来代替。

IIS是输入短路（VIL=0）时的电流。

iI=－(VCC－UBE1)/R1=－(5－0.7)/4≈－1.1mA第五十四页，共八十七页，编辑于2023年，星期四2.高电平输入电流IIH：是指当门电路的输入端接高电平（VIH≥2v）时，流入输入端的电流。当输入为高电平时，VT1的发射结反偏，集电结正偏，处于倒置工作状态，倒置工作的三极管电流放大系数β反很小(约在0.01以下)，所以

iI=IIH=β反

iB2

IIH很小，约为40μA左右。IIHT1VB13.4V2.1V1.4V第五十五页，共八十七页，编辑于2023年，星期四iVIL,IIL=-1mAVIH,IIH=0.04mA1.4V3.输入伏安特性─即iI和vI的关系曲线第五十六页，共八十七页，编辑于2023年，星期四二、输出特性1.高电平输出特性受功耗限制,TTL门输出高电平最大负载电流不超过0.4mA。放大状态:饱和状态:IB4IC4第五十七页，共八十七页，编辑于2023年，星期四2.低电平输出特性T5饱和,c-e间等效电阻(输出电阻)不超过10欧姆,因此直线斜率很小,带负载能力强。所以可以说输出电阻小，带负载能力强。IOL=16mA输入电阻和输出电阻可以作为衡量负载和驱动能力的依据！第五十八页，共八十七页，编辑于2023年，星期四例3.5.2计算G1能驱动的同类门的个数。设G1满足：VOH=3.2V,VOL=0.2V。解:N称为门的扇出系数(FanOut)与之对应有的扇入系数(FanIn)指的是允许的门电路输入端个数第五十九页，共八十七页，编辑于2023年，星期四IOH>=N1IIHIOL>=N2IILN=min(N1,N2)N2N1第六十页，共八十七页，编辑于2023年，星期四三、输入端负载特性RP计算过程关门电阻ROFF=0.7kΩ开门电阻RON=2kΩ2.1V1.4V第六十一页，共八十七页，编辑于2023年，星期四P3.14以下为TTL门电路，问输出逻辑（输入端负载特性）第六十二页，共八十七页，编辑于2023年，星期四TTL门电路输入端负载特性计算返回等效高电平,和高电平效果相同,但不允许直接输入此电平作为高电平!第六十三页，共八十七页，编辑于2023年，星期四5400/7400Datasheet第六十四页，共八十七页，编辑于2023年，星期四第六十五页，共八十七页，编辑于2023年，星期四常见封装形式DualIn-linePackage双列直插式封装BallGridArrayPackage球栅阵列封装SmallOutlinePackage小外形封装QuadFlatPackage四角扁平封装第六十六页，共八十七页，编辑于2023年，星期四7400TTL2输入端四与非门

7401TTL集电极开路2输入端四与非门

7402TTL2输入端四或非门

7403TTL集电极开路2输入端四与非门

7404TTL六反相器

7405TTL集电极开路六反相器

7406TTL集电极开路六反相高压驱动器

7407TTL集电极开路六正相高压驱动器

7408TTL2输入端四与门

7409TTL集电极开路2输入端四与门

7410TTL3输入端3与非门7411TTL3输入端3与门7412TTL开路输出3输入端三与非门

74133TTL13输入端与非门

74136TTL四异或门常见TTL门电路型号第六十七页，共八十七页，编辑于2023年，星期四3.5.5其他类型的TTL门电路一、其他逻辑功能的门电路1.与非门ABY000010100111多发射极三极管第六十八页，共八十七页，编辑于2023年，星期四2.或非门只有T2和T2’同时截止时,输出才会为高电平,否则输出低电平ABY001第六十九页，共八十七页，编辑于2023年，星期四电路结构和逻辑关系存在一一对应的关系所以可以利用电路结构直接判断逻辑关系第七十页，共八十七页，编辑于2023年，星期四3.与或非门在或非门的基础上，增加与输入端，从而实现与或非逻辑。Y=(AB+CD)’ABCD第七十一页，共八十七页，编辑于2023年，星期四4.异或门

ABB

A第七十二页，共八十七页，编辑于2023年，星期四三、三态输出门电路(TS门:Three-StateOutputGate)EN为使能端。当EN＝1时,电路工作在逻辑状态,称高电平有效；否则,为低电平有效。EN为高电平时,二极管D截止，对电路无影响;电路为与非逻辑。EN为低电平时0.2V,T5截止;T4基极电位被钳在0.9V左右,因此,T4支路截止。从而输出端出现高阻状态（Z）。第七十三页，共八十七页，编辑于2023年，星期四三态门的用途：另一种常见符号

1）同一条线上分时传送数据，其连线方式称为“总线结构”。

工作原理：（以三路输入为例）EN1EN2EN3总线传递Y1路数据Y2路数据Y3路数据001010100第七十四页，共八十七页，编辑于2023年，星期四三态门的用途：另一种常见符号1工作Y=A‘ENG1G20B=Y’工作原理高阻态工作高阻态第七十五页，共八十七页，编辑于2023年，星期四二、集电极开路门（电路）(OC:

Open

CollectorGate)特点:1.增大带负载能力2.高电平转换3.OC门输出端可以直接并联第七十六页，共八十七页，编辑于2023年，星期四特点:4.输出端并联实现线与(WiredAND)逻辑(AB)’(CD)’Y1Y2YLLLLLLHLZLHLZLLHHZZHH:高电平L:低电平Z:高阻Y=(AB)’.(CD)’第七十七页，共八十七页，编辑于2023年，星期四负载电阻RL的计算:注:

1.IOH直开路门截止时的漏电流，数值一般很小

2.

m指的是输入端的个数IRLV’CC第七十八页，共八十七页，编辑于2023年，星期四RL在求出的范围内取值：取值偏大会降低工作速度；取值偏小会增加电源功耗。只有一个门输出低电平是最不利情况TheWorstCase注:m’指的是门电路的个数IRLV’CC第七十九页，共八十七页，编辑于2023年，星期四例3.5.5IOH=200uA,IOL(max)=16mA,IIL=1mA,IIH=40uA,VCC’=5V,VOH≥3V（意味着VOH（min）=3V）,VOL≤0.4V。第八十页，共八十七页，编辑于2023年，星期四非门：IIL=(VCC-VIL-Vbe)/R1=IB与/与非门输入端并联：IIL=IIL1+IIL2=IB/2+IB/2=IB

即

IIL1和IIL2是从IB分流得到的或/或非门：IIL=2IB每个输入端都是单独的一个三极管，所以无论输入低电平还是高电平，都应按输入端数计算负载电流

负载电流的计算规则第八十一页，共八十七页，编辑于2023年，星期四多余输入端如何处理：以与非门为例，欲实现Y=(AB)’=A’显然应使B=1，方法有：1.接高电平；2.接VCC；3.悬空；4.接大电阻，大