第二章逻辑门电路1_第1页
第二章逻辑门电路1_第2页
第二章逻辑门电路1_第3页
第二章逻辑门电路1_第4页
第二章逻辑门电路1_第5页
已阅读5页,还剩81页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第2章集成逻辑门电路集成逻辑门电路,是把门电路的所有元器件及连接导线制作在同一块半导体基片上构成的。它属于小规模集成电路(SSI),它是组成一个较大数字系统的基本单元。本文档共86页;当前第1页;编辑于星期二\19点48分第2章集成逻辑门电路集成度小规模(SmallScaleIntegratedCircuit,SSI)是由十几个门电路构成的。中规模(MediumScaleIntegratedCircuit,MSI)是由上百个门电路构成的。大规模(LargeScaleIntegratedCircuit,LSI)是由几百个至几千个门电路构成的。超大规模(VeryLargeScaleIntegratedCircuit,VLSI)是由一万个以上门电路构成的。本文档共86页;当前第2页;编辑于星期二\19点48分第2章集成逻辑门电路应用目前,广泛使用的逻辑门有TTL(Transistor-TransistorLogic)和CMOS两个系列。TTL门电路属双极型数字集成电路,其输入级和输出级都是三极管结构,故称TTL。CMOS门电路是由NMOS管和PMOS管组成的互补MOS集成电路,属单极性数字集成电路。本文档共86页;当前第3页;编辑于星期二\19点48分第2章集成逻辑门电路我国TTL系列数字集成电路型号与国际型号对应列入表2-1中标准(通用系列)高速系列肖特基系列低功耗肖特基系列54/7454/74H54/74S54/74LSCT1000CT2000CT3000CT4000TTL系列分类名称国际型号国产型号系列本文档共86页;当前第4页;编辑于星期二\19点48分2.1基本逻辑门电路⒈二极管与门实现与逻辑功能的电路,称为与门。⑴VA=VB=3V。由于R接到电源+12V上,故DA、DB均导通,VF=3+0.7V=3.7V≈3V本文档共86页;当前第5页;编辑于星期二\19点48分2.1基本逻辑门电路⒈二极管与门实现与逻辑功能的电路,称为与门。⑵VA=3V,VB=0V,由于DB优先导通,VF=0.7V,因而DA截止,通常将DB导通,使VF=0+0.7V=0.7V≈0V称为箝位。本文档共86页;当前第6页;编辑于星期二\19点48分2.1基本逻辑门电路⒈二极管与门实现与逻辑功能的电路,称为与门。⑶VA=0V,VB=3V,由于DA导通,VF=0+0.7V=0.7V≈0V,DB截止。本文档共86页;当前第7页;编辑于星期二\19点48分2.1基本逻辑门电路⒈二极管与门实现与逻辑功能的电路,称为与门。⑷VA=VB=0V,VF=0.7V,此时DA、DB均导通。VF=0+0.7V=0.7V≈0V本文档共86页;当前第8页;编辑于星期二\19点48分2.1基本逻辑门电路⒈二极管与门实现与逻辑功能的电路,称为与门。(1)VA=VB=0VVF≈0V(2)VA=0V,VB=3V,VF≈0V(3)VA=3V,VB=0V,VF≈0V(4)VA=VB=3VVF≈3V本文档共86页;当前第9页;编辑于星期二\19点48分2.1基本逻辑门电路⒈二极管与门实现与逻辑功能的电路,称为与门。000300033033输出VF(V)输入

VF(V)

VF(V)

电位关系本文档共86页;当前第10页;编辑于星期二\19点48分2.1基本逻辑门电路⒈二极管与门实现与逻辑功能的电路,称为与门。AB00011011F0001真值表本文档共86页;当前第11页;编辑于星期二\19点48分2.1基本逻辑门电路⒉或门实现逻辑或功能的电路,称为或门。

⑴VA=VB=3V,由于R接到电源-VEE(-12V)上,故DA、DB均导通。VF因此为VA-VD=2.3V≈3V。本文档共86页;当前第12页;编辑于星期二\19点48分2.1基本逻辑门电路⒉或门实现逻辑或功能的电路,称为或门。

⑵VA=0V,VB=3V,此时DB导通,将VF钳位在2.3V,DA加反向电压截止。因此VF=VB-VD=2.3V≈3V。本文档共86页;当前第13页;编辑于星期二\19点48分2.1基本逻辑门电路⒉或门实现逻辑或功能的电路,称为或门。

⑶VA=3V,VB=0V,此时DA导通,DB截止,VF=VA-VD=2.3V≈3V。本文档共86页;当前第14页;编辑于星期二\19点48分2.1基本逻辑门电路⒉或门实现逻辑或功能的电路,称为或门。

⑷VA=VB=0V,DA、DB均导通,VF=0-VD=-0.7V≈0V。本文档共86页;当前第15页;编辑于星期二\19点48分2.1基本逻辑门电路⒉或门实现逻辑或功能的电路,称为或门。

(1)VA=VB=0V:VF≈0V(2)VA=0V,VB=3V:VF≈3V(3)VA=3V,VB=0V:VF≈3V(4)VA=VB=3V:VF≈3V本文档共86页;当前第16页;编辑于星期二\19点48分2.1基本逻辑门电路⒉或门实现逻辑或功能的电路,称为或门。

033300033033输出VF(V)输入

VA(V)

VB(V)

电位关系本文档共86页;当前第17页;编辑于星期二\19点48分2.1基本逻辑门电路⒉或门实现逻辑或功能的电路,称为或门。

AB00011011F0111真值表本文档共86页;当前第18页;编辑于星期二\19点48分2.1基本逻辑门电路⒊非门(反相器)实现逻辑非门功能的电路,称作非门数字电路中,二极管,三极管均工作在开关状态。三极管工作在饱和态和截止态。本文档共86页;当前第19页;编辑于星期二\19点48分2.1基本逻辑门电路⒊非门(反相器)实现逻辑非门功能的电路,称作非门饱和时,其集电极输出为低电平(VO=Vces);截止时,其集电极输出高电平(无箝位时,VO=VCC,有箝位电路时,VO高电平将使DQ导通,由于VQ=2.5V,故VO=2.5V+0.7V=3.2V)。本文档共86页;当前第20页;编辑于星期二\19点48分2.1基本逻辑门电路⒊非门(反相器)实现逻辑非门功能的电路,称作非门⑴VI=0.3V时,一般硅管死区电压为0.5V,故T可能截止,只考虑到VEE时只考虑到VI时本文档共86页;当前第21页;编辑于星期二\19点48分2.1基本逻辑门电路⒊非门(反相器)实现逻辑非门功能的电路,称作非门总的VB=-0.646V,T截止,VO为高电平。由于此时钳位二极管DQ导通,故VO=VQ+VDQ=3.2V≈3V。本文档共86页;当前第22页;编辑于星期二\19点48分2.1基本逻辑门电路⒊非门(反相器)实现逻辑非门功能的电路,称作非门或:本文档共86页;当前第23页;编辑于星期二\19点48分2.1基本逻辑门电路⒊非门(反相器)实现逻辑非门功能的电路,称作非门⑵当VI=3.2V时,输入高电平,T应饱和,即本文档共86页;当前第24页;编辑于星期二\19点48分2.1基本逻辑门电路⒊非门(反相器)实现逻辑非门功能的电路,称作非门在本例中

本文档共86页;当前第25页;编辑于星期二\19点48分2.1基本逻辑门电路⒊非门(反相器)实现逻辑非门功能的电路,称作非门实际上本文档共86页;当前第26页;编辑于星期二\19点48分2.1基本逻辑门电路⒊非门(反相器)实现逻辑非门功能的电路,称作非门IB>IBS,三极管饱和。输出为低电平VO=Vces=0.3V≈0V采用正逻辑,可列出非门的真值表。本文档共86页;当前第27页;编辑于星期二\19点48分2.1基本逻辑门电路⒊非门(反相器)实现逻辑非门功能的电路,称作非门3003VF(V)VI(V)电位关系1001FA真值表本文档共86页;当前第28页;编辑于星期二\19点48分2.1基本逻辑门电路4.与非门电路本文档共86页;当前第29页;编辑于星期二\19点48分2.1基本逻辑门电路5.或非门电路本文档共86页;当前第30页;编辑于星期二\19点48分2.2TTL集成逻辑门电路⒈TTL与非门的工作原理⑴TTL与非门的典型电路TTL与非门的典型电路如图2-6所示,它分成输入级、中间级和输出级三个部分。输入级中间级输出级本文档共86页;当前第31页;编辑于星期二\19点48分⑴TTL与非门的典型电路输入级由多发射极晶体管T1和电阻R1组成,通过T1的各个发射极实现与逻辑功能。多发射极晶体管T1

的等效电路本文档共86页;当前第32页;编辑于星期二\19点48分⑴TTL与非门的典型电路中间级由T2、R2、R3组成。其主要作用是从T2管的集电极c2和发射极e2同时输出两个相位相反的信号,分别驱动T3和T5管,来保证T4和T5管有一个导通时,另一个就截止。本文档共86页;当前第33页;编辑于星期二\19点48分⑴TTL与非门的典型电路输出级由R4、R5、T3、T4、T5组成,T5是反相器,T3、T4组成复合管构成一个射随器,作为T5管的有源负载,并与T5组成推拉式电路,使输出无论是高电平或是低电平,输出电阻都很小,提高了带负载能力。本文档共86页;当前第34页;编辑于星期二\19点48分⑵工作原理则VB1=VIL+VBE1=0.3+0.7=1VVB2=VC1=VCES1+VIL=0.1+0.3=0.4V0.3V3.6V3.6VDA导通!设A=0B=1C=1(VIL=0.3V),1V0.3V所以:T2

、T5

截止T3

、T4

导通VF=5-UBE3-UBE4

5-0.7-0.7=3.6V拉电流F=1本文档共86页;当前第35页;编辑于星期二\19点48分⑵工作原理设A=B=C=1,即VA=VB=VC=VIH=3.6V,3.6V3.6V3.6V2.1VT1管的基极电位升高,使T1管的集电结、T2和T5的发射结正向偏置而导通,T1管的基极电位VB1被箝位在2.1V。1.4V故T1管处于倒置工作状态(发射结和集电结反向运用状态,发射结反向偏置、集电结正向偏置)。T3

导通,T4

截止VF=0.3V,F=0VF=0.3V灌电流本文档共86页;当前第36页;编辑于星期二\19点48分结论:电路只要输入有一个为低电平时,输出就为高电平;只有输入全为高电平时,输出才为低电平。该门为与非门。即1.输入不全为1时,输出为12.输入全为1时,输出为0真值表为:11111110000001010011100101110111FABC真值表本文档共86页;当前第37页;编辑于星期二\19点48分2.TTL与非门的电压传输特性及抗干扰能力⑴电压传输特性

电压传输特性是描述输出电压vO与输入电压vI之间对应关系的曲线,如图2-7所示。本文档共86页;当前第38页;编辑于星期二\19点48分⑴TTL与非门的电压传输特性AB段(截止区):vI<0.6V,输出电压vO不随输入电压vI变化,保持在高电平VH。VC1<0.7V,T2和T5管截止,T3、T4管导通,输出为高电平,VOH=3.6V。由于这段T2和T5管截止,故称截止区。本文档共86页;当前第39页;编辑于星期二\19点48分⑴TTL与非门的电压传输特性BC段(线性区):0.6V<vI<1.3V,0.7V<VC1<1.4V。这时T2管开始导通并处于放大状态,T2管的集电极电压VC2和输出电压vO随输入电压vI的增大而线性降低,故该段称为线性区。由于T5管的基极电位还低于0.7V,故T5管仍截止。T3、T4管还是处于导通状态。本文档共86页;当前第40页;编辑于星期二\19点48分⑴TTL与非门的电压传输特性CD段(过渡区):1.3V<vI<1.4V,T5管开始导通,T2、T3、T4管也都处于导通状态,T4、T5管有一小段时间同时导通,故有很大电流流过R4电阻,T2管提供T5管很大的基极电流;T2、T5管趋于饱和导通,T4管趋于截止,输出电压vO急剧下降到低电平vO=0.3V。由于vI的微小变化而引起输出电压vO的急剧下降,故此段称为过渡区或转折区。本文档共86页;当前第41页;编辑于星期二\19点48分⑴TTL与非门的电压传输特性CD段(过渡区):CD段中点对应的输入电压,既是T5管截止和导通的分界线,又是输出高、低电平的分界线,故此电压称阈值电压VT(门槛电压),VT=1.4V。VT是决定与非门状态的重要参数。当vI<VT时,与非门截止,输出高电平。当vI>VT时,与非门饱和导通,输出低电平。VT本文档共86页;当前第42页;编辑于星期二\19点48分⑴TTL与非门的电压传输特性DE段(饱和区):vI>1.4V以后,T1管处于倒置工作状态,VB1被箝位在2.1V,T2、T5管进入饱和导通状态,T3管微导通,T4管截止。由于T2、T5管饱和导通,故称该段为饱和区。本文档共86页;当前第43页;编辑于星期二\19点48分⑵抗干扰能力(输入噪声容限)关门电平VOFF:输出为标准高电平VSH时所允许的最大输入低电平值。通常VOFF=0.8V。开门电平VON:输出为标准低电平VSL时所允许的最小输入高电平值。通常VON=1.8V。VNL抗干扰能力(输入噪声容限):不破坏与非门输出逻辑状态所允许的最大干扰电压。VNH输入低电平的抗干扰能力输入高电平的抗干扰能力VNL=VOFF-VILmaxVNH=VIHmin-VON本文档共86页;当前第44页;编辑于星期二\19点48分⒊TTL与非门的输入特性、输出特性和带负载能力了解输入输出特性,可正确处理TTL与非门之间和其它电路之间的连接问题。只要输入端、输出端的电路结构形式和参数与TTL与非门相同,输入、输出特性对其它TTL电路也适用。本文档共86页;当前第45页;编辑于星期二\19点48分⑴TTL与非门的输入特性输入特性是描述输入电流与输入电压之间的关系曲线,如图2-8所示的特性曲线。规定输入电流流入输入端为正,而从输入端流出为负。本文档共86页;当前第46页;编辑于星期二\19点48分⑴TTL与非门的输入特性当vI小于0.6V时T2是截止的,T1基极电流均经其发射极流出(因集电极的负载电阻很大,IC1可以忽略不计),这时电流大小可以近似计算为iI=-(VCC-VBE1-vI)/R1。本文档共86页;当前第47页;编辑于星期二\19点48分⑴TTL与非门的输入特性当vI=0时,相当于输入端接地,故将此时的输入电流称为输入短路电流IIS,IIS=(VCC-VBE1)/R1=(5-0.7)/3≈1.4mA。本文档共86页;当前第48页;编辑于星期二\19点48分⑴TTL与非门的输入特性当vI等于0.6V时T2管开始导通,T2管导通以后IB1一部分就要流入T2管的基极,iI的绝对值随之略有减小;vI继续增加,IB2要继续增大,而iI的绝对值继续减小。0.6V本文档共86页;当前第49页;编辑于星期二\19点48分⑴TTL与非门的输入特性当vI增加到1.3V以后,T5管开始导通,VB1被箝位在2.1V左右;此后,iI的绝对值随vI的增大而迅速减小。本文档共86页;当前第50页;编辑于星期二\19点48分⑴TTL与非门的输入特性IB1绝大部分经T1集电结流入T2的基极。当vI大于1.4V以后,T1就进入倒置工作状态,iI的方向由负变为正,就是说iI由e1端流入输入端,此时的输入电流称为输入漏电流IIH,其值约为10μA。IIH本文档共86页;当前第51页;编辑于星期二\19点48分⑵TTL与非门的输入特性在实际应用中,有时与非门的输入端需要经外接电阻RI接地。如图2-9(a)图所示。此时就有电流II流过RI,并在其上产生电压降vI。本文档共86页;当前第52页;编辑于星期二\19点48分⑵TTL与非门的输入特性当输入端所接电阻RI=0时,即输入端接地时,输出为高电平;而RI=∞时,输入电流没有通路,与输入端加高电平等效,此时输出为低电平。本文档共86页;当前第53页;编辑于星期二\19点48分⑵TTL与非门的输入特性即RI比较小时,与非门截止,输出高电平;RI较大时,与非门饱和,输出为低电平;RI不大不小时,与非门工作在线性区或转折区。本文档共86页;当前第54页;编辑于星期二\19点48分⑵TTL与非门的输入特性TTL门输入端所接电阻的大小会影响输出状态。vI和RI之间的关系曲线叫做输入端负载特性。本文档共86页;当前第55页;编辑于星期二\19点48分⑵TTL与非门的输入特性发射结导通时本文档共86页;当前第56页;编辑于星期二\19点48分⑵TTL与非门的输入特性在RI<<R1条件下,vI几乎和RI成正比,vI随RI增加而增加。如图2-9(b)所示。RI

↑,vI↑=1.4V,T5管导通,VB1被箝位在2.1V。RI↑,vI=1.4V。则公式不再适用。

本文档共86页;当前第57页;编辑于星期二\19点48分⑵TTL与非门的输入特性关门电阻ROFF:保证TTL与非门关闭,输出为标准高电平时,所允许的RI最大值。一般ROFF=0.8kΩ。RI<ROFF时,与非门输出高电平;

RI>ROFF时,与非门输出低电平。本文档共86页;当前第58页;编辑于星期二\19点48分⑵TTL与非门的输入特性开门电阻RON:保证TTL与非门导通,输出为标准低电平时,所允许的RI最小值。一般RON=2kΩ。本文档共86页;当前第59页;编辑于星期二\19点48分⑵TTL与非门的输入特性输入负载特性是TTL与非门特有的,不能用于ECL和CMOS门。TTL门的四种系列的ROFF和RON的值也不全一样。T1000、T2000、T3000系列相差不多,输入电阻1kΩ左右。但是T4000系列差别很大,输入电阻增加到8kΩ左右,与非门才从输出高电平变成低电平。本文档共86页;当前第60页;编辑于星期二\19点48分⑵TTL与非门的输入特性与非门多余端的处理:输入信号数目少于与非门输入端个数,出现多余端。与非门输入端悬空相当于接高电平。在实际使用时,多余端不采用悬空的方法,以防干扰信号从悬空的输入端引入。通常把多余输入端接电源的正端或固定高电平,或者并联使用.本文档共86页;当前第61页;编辑于星期二\19点48分⑶TTL与非门的输出特性TTL与非门实际工作时,输出端总要接负载,产生负载电流,此电流也在影响输出电压的大小。输出电压与负载电流之间的关系曲线,称为输出特性。输出电压有高电平、低电平两种状态,所以有两种输出特性。本文档共86页;当前第62页;编辑于星期二\19点48分⑶TTL与非门的输出特性当与非门输入全为高电平时,输出为低电平。T1管倒置工作,T2、T5管饱和导通,T3管微导通,T4管截止。这时输出级等效电路如图2-10(a)所示,即为一个三极管,其基极电流很大,负载电流方向是流入三极管T5的集电极,故称为灌电流负载。①输出为低电平时的输出特性

本文档共86页;当前第63页;编辑于星期二\19点48分⑶TTL与非门的输出特性①输出为低电平时的输出特性

其输出特性是一个三极管在基极电流为某一值时共射极接法的输出特性曲线如图2-10(b)所示。T5饱和,其导通电阻rce很小(十几欧姆),所以iL增加时vO仅稍有增加,输出低电平VOL。当iL增加到大于某值后,T5管退出饱和进入放大,vO迅速上升,破坏了输出为低电平的逻辑关系,因此对灌电流值要有限制。本文档共86页;当前第64页;编辑于星期二\19点48分⑶TTL与非门的输出特性②输出为高电平时的输出特性

当与非门输入端其中有一端为低电平时,输出为高电平。T1管处于饱和状态,T2、T5管截止,T3、T4管导通。这时输出级等效电路如图2-11(a)所示,负载电流方向是由输出端流向负载,故称为拉电流负载。本文档共86页;当前第65页;编辑于星期二\19点48分⑶TTL与非门的输出特性②输出为高电平时的输出特性

在iL较小时,T5处于饱和边缘,T4管放大,T3、T4组成的复合管有一定的放大作用,输出特性曲线如图2-11(b)所示。输出电阻很小,TTL与非门的输出电压vO

随iL变化不大,故输出高电平VOH。当iL增加到大于某值后,R4上压降增大,VC3下降,使T3进入深饱和,复合管跟随器处于饱和状态,失去跟随作用,输出电阻为Ri,输出电压vO随负载电流的增加而迅速下降,vO≈VCC-VCES3-VBE4-iLR4。为了保证vO为标准高电平。对拉灌电流值要有限制。本文档共86页;当前第66页;编辑于星期二\19点48分⑷带负载能力TTL与非门的输出端接上负载后,负载有灌电流负载和拉电流负载。图2-12分别表示灌电流负载和拉电流负载。拉电流负载增加会使与非门的输出高电平下降;灌电流负载增加会使与非门的输出低电平上升。本文档共86页;当前第67页;编辑于星期二\19点48分⑷带负载能力电路输出高、低电平时有输出电阻,所以输出的高、低电平随负载电流改变,变化小,说明门的带负载能力强。用输出电平变化不超过某一规定值(高电平不低于高电平下限值VOHmin,低电平不高于低电平的上限值VOLmax)时的最大负载电流,来定量描述门电路的带负载能力大小。本文档共86页;当前第68页;编辑于星期二\19点48分⑷带负载能力负载电流大,带负载能力强;反之,带负载能力弱。一个门的输出电平有高电平、低电平之分,因此,说这个门的带负载能力,必须综合考虑输出高电平时的带负载能力和输出低电平时的带负载能力。本文档共86页;当前第69页;编辑于星期二\19点48分⑷带负载能力扇出系数:门电路驱动同类门的最大数目。输出高电平时的扇出系数

输出低电平时的扇出系数一个门的扇出系数只能是一个。若NOH和NOL不一样大时,应取NOH和NOL中小的一个。本文档共86页;当前第70页;编辑于星期二\19点48分⒋TTL与非门的动态特性⑴平均传输延迟时间二极管、三极管存在开关时间,由二极管和三极管构成的TTL电路的状态转换需要一定的时间,即输出不能立即响应输入信号的变化,而有一定的延迟。如图2-13所示。而电阻、二极管、三极管等元器件寄生电容的存在,还会使输出电压波形的上升沿和下降沿变得不那么陡。导通传输延迟时间截止传输延迟时间平均传输延迟时间传输延迟时间小,表明门的工作速度可以高,反之,门的工作速度必须降低。本文档共86页;当前第71页;编辑于星期二\19点48分⒋TTL与非门的动态特性⑵动态尖峰电流

静态时TTL与非门电路的电源电流比较小,在10mA左右。在动态情况下,由于T5工作在深饱和状态,T4必定在T5截止之前就导通了。这样就出现了瞬间T4和T5都导通的状态。这一瞬间电源电流比静态时的电源电流大,但持续时间较短,故称之为尖峰电流或浪涌电流。输出由高电平变为低电平时,也会出现T4、T5都导通,导致ICC出现尖峰。本文档共86页;当前第72页;编辑于星期二\19点48分⒋TTL与非门的动态特性⑵动态尖峰电流

如图2-14所示。在工作频率较高时,尖峰电流对电源平均电流影响不可忽略。它使电源的平均电流增大,这就要求加大电源的容量。电源的尖峰电流在电路内部流通时,会在电源线和地线上产生电压降,形成一个干扰源,为此,要采取合理的接地和去耦措施,使之在允许范围内。本文档共86页;当前第73页;编辑于星期二\19点48分2.3其他类型的TTL门电路TTL门电路除了与非门外,还有其它逻辑功能的门电路,如与门、或门、或非门、与或非门、异或门、同或门、集电极开路门和三态门等,还有与扩展器、或扩展器和与或扩展器等。主要介绍集电极开路门和三态门。本文档共86页;当前第74页;编辑于星期二\19点48分⒈集电极开路门(OC门)线与:把几个逻辑门的输出端直接连在一起实现逻辑与。TTL与非门直接线与出现的问题:F1=1,F2=0就会在电源和地之间形成一个低阻通路,破坏了逻辑关系,而且还会把截止门中的导通管T4烧坏。

本文档共86页;当前第75页;编辑于星期二\19点48分⒈集电极开路门(OC门)⑴集电极开路门(OC门)①电路结构:把TTL与非门电路的推拉输出级改为三极管集电极开路输出,称为集电极开路(OpenCollector)门电路。RL上拉电阻本文档共86页;当前第76页;编辑于星期二\19点48分⒈集电极开路门(OC门)⑴集电极开路门(OC门)逻辑符号如图(b)所示。

逻辑功能:几个OC门的输出端直接并联后可共用一个集电极负载电阻RL和电源VCC。只要恰当地选择电源电压和负载电阻,就可以保证输出电平的高、低要求,而又有效地防止输出管电流过大。本文档共86页;当前第77页;编辑于星期二\19点48分⒈集电极开路门(OC门)②集电极负载电阻RL的选择利用OC门可以实现线与功能。当有m个OC门直接并联,并带有n个与非门作负载时,只要公共外接负载电阻RL选择适当,就可以保证输出高电平不低于规定的VOHmin值;又可以保证输出低电平不高于规定的VOLmax。而且也不会在电源和地之间形成低阻通路。本文档共86页;当前第78页;编辑于星期二\19点48分⒈集电极开路门(OC门)②集电极负载电阻RL的选择若m个OC与非门的输出都为高电平直接并联,则线与结果为高电平,如图2-17所示。为保证并联输出高电平不低于规定的VOHmin值,则要求RL取值不能太大,才能保证VCC-IRLRL≥VOHmin。OC门个数TTL与非门输入端的个数OC门输出管截止时的漏电流负载门每个输入端为高电平时的输入漏电流IRL=mIOH+pIIHVCC-(mIOH+pIIH)RL≥VOHmin

RL最大值RLmax

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论