数字电路逻辑设计第3章

随着微电子技术的发展，人们把实现各种逻辑功能的元器件及其连线都集中制造在同一块半导体材料小片上，并封装在一个壳体中，通过引线与外界联系，即构成所谓的集成电路块，通常又称为集成电路芯片。集成门电路和触发器等逻辑器件是实现数字系统功能的物质基础。采用集成电路进行数字系统设计的优点：

可靠性高、可维性好、功耗低、成本低等优点，可以大大简化设计和调试过程。本文档共69页；当前第1页；编辑于星期三\8点13分本章知识要点

●集成电路的分类

●半导体器件的开关特性

●逻辑门电路

●逻辑函数的实现本文档共69页；当前第2页；编辑于星期三\8点13分

3.1数字集成电路的分类数字集成电路通常按照所用半导体器件的不同或者根据集成规模的大小进行分类。一.根据所采用的半导体器件进行分类

根据所采用的半导体器件，分为两大类。

双极型集成电路：采用双极型半导体器件作为元件。主要特点是速度快、负载能力强，但功耗较大、集成度较低。

单极型集成电路(MOS集成电路):采用金属-氧化物半导体场效应管(MetelOxideSemiconductorFieldEffectTra-nsister)作为元件。主要特点是结构简单、制造方便、集成度高、功耗低，但速度相对双极型较慢。本文档共69页；当前第3页；编辑于星期三\8点13分

双极型集成电路分为：

晶体管-晶体管逻辑电路TTL(TransistorTransistorLogic)发射极耦合逻辑电路(EmitterCoupledLogic)集成注入逻辑电路I2L(IntegratedInjectionLogic)

┊

TTL电路的“性能价格比”较佳，应用最广泛。MOS集成电路分为：

PMOS(P-channelMetelOxideSemiconductor)

NMOS(N-channelMetelOxideSemiconductor)

CMOS(ComplementMetalOxideSemiconductor)┊

CMOS电路应用较普遍，因为它不但适用于通用逻电路的设计，而且综合性能好。本文档共69页；当前第4页；编辑于星期三\8点13分二．根据集成电路规模的大小进行分类

根据一片集成电路芯片上包含的逻辑门个数或元件个数，分为SSI、MSI、LSI、VLSI。

1.SSI(SmallScaleIntegration:逻辑门数小于10门(或元件数小于100个)；

2.MSI(MediumScaleIntegration):逻辑门数为10门～99门(或元件数100个～999个)；

3.LSI(LargeScaleIntegration):逻辑门数为100门～9999门(或元件数1000个～99999个)；

4.VLSI(VeryLargeScaleIntegration):逻辑门数大于10000门(或元件数大于100000个)。

本文档共69页；当前第5页；编辑于星期三\8点13分三．根据设计方法和功能定义分类根据设计方法和功能定义通常可分为如下3类：

1.非定制电路（又称为标准集成电路）

2.全定制电路（又称为专用集成电路）

3.半定制电路

本文档共69页；当前第6页；编辑于星期三\8点13分3.2半导体器件的开关特性

数字电路中的晶体二极管、三极管和MOS管等器件一般是以开关方式运用的，工作状态相当于相当于开关的“接通”与“断开”。数字系统中的半导体器件运用在开关频率十分高的电路中，研究其开关特性时，不仅要研究它们在导通与截止两种状态下的静止特性，而且还要分析它们在导通和截止状态之间的转变过程，即动态特性。本文档共69页；当前第7页；编辑于星期三\8点13分3.2.1晶体二极管的开关特性一．静态特性

静态特性是指二极管在导通和截止两种稳定状态下的特性。典型二极管的静态特性曲线为：常见外形图本文档共69页；当前第8页；编辑于星期三\8点13分1.正向特性：

门槛电压(VTH)：使二极管开始导通的正向电压，一般锗管约0.1V，硅管约0.5V。正向电压VF≤VTH：管子截止，电阻很大、正向电流IF

接近于0，二极管类似于开关的断开状态；正向电压VF=VTH：管子开始导通，正向电流IF开始上升；正向电压VF＞VTH：管子充分导通(导通电压一般锗管约0.3V，硅管约0.7V，通常称为导通电压)，电阻很小，正向电流IF

急剧增加，二极管类似于开关的接通状态。本文档共69页；当前第9页；编辑于星期三\8点13分

2．反向特性

二极管在反向电压VR

作用下，处于截止状态，反向电阻很大，反向电流IR

很小（将其称为反向饱和电流，用IS

表示，通常可忽略不计），二极管的状态类似于开关断开。而且反向电压在一定范围内变化基本不引起反向电流的变化。

●正向导通时可能因电流过大而导致二极管烧坏。组成实际电路时通常要串接一只电阻R，以限制二极管的正向电流；

●反向电压超过某个极限值时，将使反向电流IR突然猛增，致使二极管被击穿（通常将该反向电压极限值称为反向击穿电压VBR），一般不允许反向电压超过此值。使用注意事项!本文档共69页；当前第10页；编辑于星期三\8点13分注意：图中忽略了二极管的正向压降。

由于二极管的单向导电性，所以在数字电路中经常把它当作开关使用。二极管开关电路及等效电路本文档共69页；当前第11页；编辑于星期三\8点13分二.动态特性

二极管的动态特性是指二极管在导通与截止两种状态转换过程中的特性，它表现在完成两种状态之间的转换需要一定的时间。为此，引入了反向恢复时间和开通时间的概念。1.反向恢复时间

反向恢复时间：二极管从正向导通到反向截止所需要的

时间称为反向恢复时间。

当作用在二极管两端的电压由正向导通电压VF

转为反向截止电压

VR

时，在理想情况下二极管应该立即由导通转为截止，电路中只存在极小的反向电流。实际情况如何呢？本文档共69页；当前第12页；编辑于星期三\8点13分

实际过程如图所示：

图中：

0～t1时刻：输入正向导通电压VF，二极管导通，电阻很小，电路中的正向电流IF≈VF/R。

t1

时刻：输入电压由正向电压VF

转为反向电压VR，首先正向电流IF

变到一个很大的反向电流IR≈VR/R，该电流维持一段时间ts后开始逐渐下降，经过一段时间tt后下降到一个很小的数值0.1IR(接近反向饱和电流IS)，二极管进入反向截止状态。ts

—称为存储时间；

tt

—称为渡越时间；

tre=ts+tt

—称为反向恢复时间。本文档共69页；当前第13页；编辑于星期三\8点13分

具体如下：★二极管外加正向电压VF时，PN结两边的多数载流子不断向对方区域扩散，一方面使空间电荷区变窄，另一方面使相当数量的载流子存储在PN结的两侧。

★当输入电压突然由正向电压VF

变为反向电压VR时，PN结两边存储的载流子在反向电压作用下朝各自原来的方向运动，即P区中的电子被拉回N区，N区中的空穴被拉回P区，形成反向漂移电流IR

。

开始时空间电荷区依然很窄，二极管电阻很小，反向电流

IR≈VR/R。

经过时间ts

后，PN结两侧存储的载流子显著减少，空间电荷区逐渐变宽，反向电流慢慢减小；直至经过时间tt

后，IR

减小至反向饱和电流IS，二极管截止。该过程如下图所示。产生反向恢复时间tre

的原因？本文档共69页；当前第14页；编辑于星期三\8点13分

2.开通时间

开通时间：二极管从反向截止到正向导通的时间称为开通时间。

由于PN结在正向电压作用下空间电荷区迅速变窄，正向电阻很小，因而它在导通过程中及导通以后，正向压降都很小，故电路中的正向电流IF≈VF/R。而且加入输入电压VF后，回路电流几乎是立即达到IF的最大值。即：二极管的开通时间很短，对开关速度影响很小，相对反向恢复时间而言几乎可以忽略不计。本文档共69页；当前第15页；编辑于星期三\8点13分

3.2.2晶体三极管的开关特性各种不同三极管的实物图本文档共69页；当前第16页；编辑于星期三\8点13分

晶体三极管由集电结和发射结两个PN结构成。三极管有截止、放大、饱和3种工作状态。一个用NPN型共发射极晶体三极管组成的简单电路及其输出特性曲线如下图所示。一．静态特性本文档共69页；当前第17页；编辑于星期三\8点13分3.饱和状态vB

＞VTH，并达到一定值，两个PN结均为正偏，iB≥IBS(基极临界饱和电流)≈VCC/βRc

,此时iC=ICS(集电极饱和电流)≈VCC/Rc。三极管呈现低阻抗，类似于开关接通。1.截止状态

vI≤0，两个PN结均为反偏，iB≈0,iC≈0,vCE≈VCC。三极管呈现高阻抗，类似于开关断开。2.放大状态vI＞VTH

，发射结正偏，集电结反偏，iC=βiB。电路工作特点：本文档共69页；当前第18页；编辑于星期三\8点13分

晶体三极管在截止与饱和这两种稳态下的特性称为三极管的静态开关特性。

在数字逻辑电路中，三极管相当于一个由基极信号控制的无触点开关，其作用对应于触点开关的“闭合”与“断开”。

上述共发射极晶体三极管电路在三极管截止与饱和状态下的等效电路如下图所示。本文档共69页；当前第19页；编辑于星期三\8点13分

晶体三极管在饱和与截止两种状态转换过程中具有的特性称为三极管的动态特性。三极管的内部也存在着电荷的建立与消失过程。两种状态的转换也需要一定的时间才能完成。二．动态特性如图所示电路的动态特性为：本文档共69页；当前第20页；编辑于星期三\8点13分

当输入电压vi由-V1

跳变到+V2时，三极管从截止到开始导通所需要的时间称为延迟时间td。经过延迟时间td后，iC不断增大。iC上升到最大值的90%所需要的时间称为上升时间tr

。当输入电压vi由+V2跳变到-V1时，集电极电流从ICS到下降至0.9ICS所需要的时间称为存储时间ts。集电极电流由0.9ICS降至0.1ICS所需的时间称为下降时间tf。本文档共69页；当前第21页；编辑于星期三\8点13分1．开通时间（ton

）开通时间：三极管从截止状态到饱和状态所需要的时间。开通时间ton=延迟时间td+上升时间tr2.关闭时间（

toff

）

关闭时间：三极管从饱和状态到截止状态所需要的时间。

关闭时间toff=存储时间ts+下降时间tf

开通时间ton和关闭时间toff是影响电路工作速度的主要因素。本文档共69页；当前第22页；编辑于星期三\8点13分

3.3逻辑门电路

实现基本逻辑运算和常用复合逻辑运算的逻辑器件统称为逻辑门电路，它们是组成数字系统的基本单元电路。

以TTL集成逻辑门和CMOS集成逻辑为例进行介绍。要求：重点掌握集成逻辑门电路的功能和外部特性，以及器件的使用方法。对其内部结构和工作原理只要求作一般了解。本文档共69页；当前第23页；编辑于星期三\8点13分一.非门

非门又称“反相器”。晶体三极管反相器的电路图和逻辑符号如图(a)和图(b)所示。3.3.1简单逻辑门电路A/VF/V0+5+50AF0110本文档共69页；当前第24页；编辑于星期三\8点13分二.与门一个由二极管构成的2输入与门电路如下图所示。A/V

B/

VF/V000+5+50+5+5000+5ABF000110110001本文档共69页；当前第25页；编辑于星期三\8点13分三.或门一个由二极管构成的2输入或门电路如下图所示。A/V

B/

VF/V000+5+50+5+50+5+5+5ABF000110110111本文档共69页；当前第26页；编辑于星期三\8点13分3.3.2TTL集成逻辑门电路

TTL(TransistorTransistorLogic)电路是晶体管-晶体管逻辑电路的简称。60年代问世，经过对电路结构和工艺的不断改进，性能得到不断改善，至今仍被广泛应用于各种逻辑电路和数字系统中。

TTL电路的功耗大、线路较复杂，使其集成度受到一定的限制，故广泛应用于中小规模逻辑电路中。

下面，对几种常见TTL门电路进行介绍，重点讨论TTL与非门。本文档共69页；当前第27页；编辑于星期三\8点13分一.典型TTL与非门该电路可按图中虚线划分为三部分：

输入级——由多发射极晶体管T1和电阻R1组成；

中间级——由晶体管T2和电阻R2、R3组成；

输出级——由晶体管T3、T4、D4和电阻R4、R5组成。1.电路结构及工作原理

(1)电路结构典型TTL与非门电路图及相应逻辑符号如右图所示。本文档共69页；当前第28页；编辑于星期三\8点13分(2)工作原理

逻辑功能分析如下：

※输入端全部接高电平(3.6V)：电源Vcc通过R1和T1的集电结向T2提供足够的基极电流，使T2饱和导通。T2的发射极电流在R3上产生的压降又使T4

饱和导通，输出为低电平(≈0.3V)。此时，T1的基极电压 vb1=vbc1+vbe2+vbe4≈2.1V；T2的集电极电压vc2=vces2+vbe4≈0.3V+0.7V≈1V,该值不足以使T3和D4导通,故D4截止。实现了“输入全高，输出为低”的逻辑关系。本文档共69页；当前第29页；编辑于星期三\8点13分※当有输入端接低电平(0.3V)时：输入端为低的发射结导通，使T1的基极电位vb1=0.3V+0.7V=1V。该电压作用于T1的集电结和T2、T4的发射结上，不可能使T2和T4导通，即T2、T4均截止。

由于T2截止，电源VCC通过R2驱动T3和D4管，使之工作在导通状态，电路输出为高电平(≈3.6V)。通常将电路的这种工作状态称为截止状态，它实现了“输入有低，输出为高”的逻辑功能。本文档共69页；当前第30页；编辑于星期三\8点13分上述两种情况的等效电路分别如下：

本文档共69页；当前第31页；编辑于星期三\8点13分

综合上述：当输入A、B、C均为高电平时，输出为低电平(≈0V)；当A、B、C中至少有一个为低电平时，输出为高电平(≈3.6V)。

输出与输入之间构成“与非”逻辑，即输入ABC输出FLLLLLHLHLLHHHLLHLHHHLHHHHHHHHHHL输入ABC输出F00000101001110010111011111111110本文档共69页；当前第32页；编辑于星期三\8点13分2.主要外部特性参数

TTL与非门的主要外部特性参数有输出逻辑电平、开门电平、关门电平、扇入系数、扇出系数、平均传输时延和空载功耗等。(2)输出低电平VOL：输出低电平VoL是指输入全为高电平时的输出电平。VOL的典型值是0.3V，产品规范值为VOL≤0.4V。

(1)输出高电平VOH：输出高电平VOH是指至少有一个输入端接低电平时的输出电平。VOH的典型值是3.6V。产品规范值为VOH≥2.4V。本文档共69页；当前第33页；编辑于星期三\8点13分(3)开门电平VON：开门电平VON是指保证与非门输出为低电平时所允许的最小输入高电平，它表示使与非门开通的输入高电平最小值。

VON的典型值是1.5V，产品规范值为VON≤1.8V。开门电平的大小反映了高电平抗干扰能力，VON

愈小，在输入高电平时的抗干扰能力愈强。(4)关门电平VOFF：关门电平VOFF是指保证与非门输出为高电平时所允许的最大输入低电平，它表示使与非门关断的输入低电平最大值。

VOFF

的典型值是1.3V，产品规范值VOFF≥0.8V。关门电平的大小反映了低电平抗干扰能力，VOFF越大，在输入低电平时的抗干扰能力越强。为什么？为什么？本文档共69页；当前第34页；编辑于星期三\8点13分

(5)扇入系数Ni：指与非门提供的输入端数目。

Ni是由制造厂家安排的，一般Ni为2～5，最多不超过8。当应用中要求输入端数目超过Ni时，可通过分级实现的方法减少对扇入系数的要求。(6)扇出系数No：指允许与非门输出端连接同类门的最多个数。

它反映了与非门的带负载能力.典型TTL与非门的扇出系数No≥8。本文档共69页；当前第35页；编辑于星期三\8点13分(7)平均传输延迟时间tpd:指一个矩形波信号从与非门输入端传到与非门输出端(反相输出)所延迟的时间。

通常将从输入波上沿中点到输出波下沿中点的时间延迟称为导通延迟时间tpHL；从输入波下沿中点到输出波上沿中点的时间延迟称为截止延迟时间tpLH。

平均延迟时间定义为

tpd=(tpHL+tpLH)/2

平均延迟时间是反映与非门开关速度的一个重要参数。tpd

的典型值约10ns，一般小于40ns。本文档共69页；当前第36页；编辑于星期三\8点13分

(8)空载功耗P：平均功耗指在空载条件下工作时所消耗的平均电功率。通常将输出为低电平时的功耗称为空载导通功耗PON，输出为高电平时的功耗称为空载截止功耗POFF

，一般PON大于POFF。

平均功耗P=(PON+POFF)/2

TTL与非门的平均功耗一般为20mW左右。有关各种逻辑门的具体参数可在使用时查阅有关集成电路手册和产品说明书。本文档共69页；当前第37页；编辑于星期三\8点13分二.常用TTL集成逻辑门

常用的TTL集成逻辑门有与门、或门、非门、与非门、或非门、与或非门、异或门等不同功能的产品。各种集成逻辑门属于小规模集成电路，下图所示为几种常用逻辑门的芯片实物图。本文档共69页；当前第38页；编辑于星期三\8点13分

基本逻辑门是指实现3种基本逻辑运算的与门、或门和非门。常用的TTL与门集成电路芯片有四2输入与门7408，三3输入与门7411等。例如：1.基本逻辑门本文档共69页；当前第39页；编辑于星期三\8点13分2、

复合逻辑门

复合逻辑门是指实现复合逻辑运算的与非门、或非门、与或非门、异或门等。与非门

常用的TTL与非门集成电路芯片有四2输入与非门7400，三3输入与非门7410，二4输入与非门7420等。

本文档共69页；当前第40页；编辑于星期三\8点13分2、

复合逻辑门(2)或非门

常用的TTL或非门集成电路芯片有四2输入或非门7402，三3输入或非门7427等。例如：7402本文档共69页；当前第41页；编辑于星期三\8点13分2、

复合逻辑门(3)与或非门

常用的TTL与或非门集成电路芯片有双2-2与或非门7451、3-2-2-3与或非门7454等。例如：7451本文档共69页；当前第42页；编辑于星期三\8点13分2、

复合逻辑门(4)异或门

异或门只有两个输入端，常用的TTL异或门集成电路芯片有7486等。下图所示为异或门的逻辑符号和7486的引脚排列图。

注意：一般TTL逻辑门的输出是不能并联使用的，即两个逻辑门的输出不能直接对接！本文档共69页；当前第43页；编辑于星期三\8点13分3、

两种特殊逻辑门集电极开路门（OC门）一种输出端可以相互连接的特殊逻辑门，称为集电极开路门（OpenCollector

Gate，OC门）。常用的TTL集电极开路门芯片有六反相器7405，四2输入与门7409，四2输入与非门7403，三3输入与非门7412，双4输入与非门7422，三3输入与门7415等。例如7403本文档共69页；当前第44页；编辑于星期三\8点13分

使用集电极开路与非门可以很方便地实现“线与”逻辑、电平转换以及直接驱动发光二极管等。

例如所示电路中，只要有一个门输出为低电平，输出F便为低电平；仅当两个门的输出均为高电平时，输出F才为高电平。即

该电路实现了两个与非门输出相“与”的逻辑功能。由于该“与”逻辑功能是由输出端引线连接实现的，故称为"线与"逻辑。请问该电路功能与哪种逻辑门等效？本文档共69页；当前第45页；编辑于星期三\8点13分(2)三态输出门(TS门)

三态输出门有三种输出状态：输出高电平、输出低电平和高阻状态，前两种状态为工作状态（输出为0或1），后一种状态为禁止状态（呈高阻状态，相当于断开）。简称三态门(ThreestateGate)、TS门等。

注意!三态门不是指具有三种逻辑值。

如何使电路处在工作状态和禁止状态？通过外加控制信号！控制信号可分为高电平有效（EN）或低电平有效（）本文档共69页；当前第46页；编辑于星期三\8点13分

常用的TTL三态门芯片有四总线缓冲门74125（使能控制端为低电平有效）、74126（使能控制端为高电平有效），12输入与非门74134（使能控制端为低电平有效）等。例如，74134的逻辑符号和引脚排列图如下：

利用三态门不仅可以实现线与，而且被广泛应用于总线传送，它既可用于单向数据传送，也可用于双向数据传送。本文档共69页；当前第47页；编辑于星期三\8点13分

右图所示为用三态门构成的单向数据总线。

当某个三态门的控制端为1时，该逻辑门的输入数据经反相后送至总线。

为了保证数据传送的正确性，任意时刻，n个三态门的控制端只能有一个为1，其余均为0，即只允许一个数据端与总线接通，其余均断开，以便实现n个数据的分时传送。

三态与非门应用于总线传送时，它既可用于单向数据传送，也可用于双向数据传送。本文档共69页；当前第48页；编辑于星期三\8点13分

用两种不同控制输入的三态门可构成的双向总线。

EN=1：G1工作，G2处于高阻状态，数据D1被取反后送至总线；

EN=0：G2工作，G1处于高阻状态，总线上的数据被取反后送到数据端D2。

实现了数据的分时双向传送。本文档共69页；当前第49页；编辑于星期三\8点13分

4．TTL逻辑门的使用注意事项

①TTL逻辑门的电源电压应满足5V±5%的要求，电源不能反接。②一般逻辑门的输出不能并联使用（OC门和三态门除外），也不允许直接与电源或“地”相连接。③对逻辑门的多余输入端，应根据不同逻辑门的逻辑要求接电源、地，或者与其他使用的输入引脚并接。例如，将与门和与非门的多余输入端接电源，或门和或非门的多余输入端接地。总之，既要避免多余输入端悬空造成信号干扰，又要保证对多余输入端的处置不影响正常的逻辑功能。本文档共69页；当前第50页；编辑于星期三\8点13分3.3.3

CMOS集成逻辑门电路

MOS集成电路的基本元件是MOS晶体管。MOS晶体管是一种电压控制器件，它的三个电极分别称为栅极(G)、漏极(D)和源极(S)，由栅极电压控制漏源电流。

MOS型集成门电路的主要优点：制造工艺简单、集成度高、功耗小、抗干扰能力强等；主要缺点：速度相对TTL电路较低。本文档共69页；当前第51页；编辑于星期三\8点13分一、CMOS主要系列

标准CMOS4000系列。高速CMOS74HC系列。与TTL兼容的高速CMOS74HCT系列。先进CMOS74AC系列。与TTL兼容的先进CMOS74ACT系列。

CMOS电路工作电压范围宽，4000系列为3V～15V，74HC系列为2V～6V。

MOS门电路有三种类型：使用P沟道管的PMOS电路；使用N沟道管的NMOS电路；同时使用PMOS管和NMOS管的CMOS电路。其中，CMOS电路以其优越的性能而得到广泛应用。以CMOS集成逻辑门为例讨论。本文档共69页；当前第52页；编辑于星期三\8点13分

随着制造工艺的不断改进，CMOS电路的工作速度已接近TTL电路，而在集成度、功耗、抗干扰能力等方面则远远优于TTL电路。目前，几乎所有的超大规模集成器件，如超大规模存储器件、可编程逻辑器件等都采用CMOS工艺制造。常用的CMOS逻辑门有CMOS4000系列。高速CMOS74HC系列。国产CMOS集成电路主要有CC4000系列，其中第1个字母C代表中国，第2个字母C代表CMOS。二、常用逻辑门下面以4000系列为例，给出几种常用逻辑门的型号。本文档共69页；当前第53页；编辑于星期三\8点13分二、常用逻辑门下面以4000系列为例，给出几种常用逻辑门的型号。1、基本逻辑门

常用的CMOS非门集成电路芯片有：六反相器4069常用的CMOS与门集成电路芯片有：四2输入与门4081，双4输入与门4082，三3输入与门4073等常用的CMOS或门集成电路芯片有：四2输入或门4071，双4输入或门4072，三3输入或门4075等本文档共69页；当前第54页；编辑于星期三\8点13分2、复合逻辑门

4000系列常用的复合逻辑门有：四2输入或非门4001双4输入或非门4002三3输入或非门4025四2输入与非门4011双4输入与非门4012三3输入与非门4023四异或门4030

………本文档共69页；当前第55页；编辑于星期三\8点13分3、CMOS逻辑门的使用注意事项

①注意所有规定的极限参数指标

如电源电压、输入电压范围、允许功耗、工作环境和储存环境温度范围等。

②

保证正常的电源电压值

CMOS逻辑门的电压工作范围较宽，大多在3V～18V范围内均可以工作。一般令电源电压VDD=(VDDmax+VDDmin)/2，其中VDDmax和VDDmin分别表示工作电压的上限和下限。本文档共69页；当前第56页；编辑于星期三\8点13分

③

输入端不允许悬空

否则会导致门电路被击穿，一般可视具体情况接电源或地。一般CMOS逻辑门的输出端不能并联使用。

④采取一些常规的静电击穿防止措施由于CMOS逻辑门电路中MOS管栅极的氧化层很薄，容易被击穿。通常在开始进行实验、测量、调试时，应先接通电源后加信号，结束时应先断开信号再关电源；拔插芯片时应先断开电源；储藏、运输时应用导电材料屏蔽等。本文档共69页；当前第57页；编辑于星期三\8点13分3.3.4正逻辑和负逻辑

前面讨论各种逻辑门电路的逻辑功能时，约定用高电平表示逻辑1、低电平表示逻辑0。事实上，既可以规定用高电平表示逻辑1、低电平表示逻辑0，也可以规定用高电平表示逻辑0，低电平表示逻辑1。这就引出了正逻辑和负逻辑的概念。

正逻辑：用高电平表示逻辑1，低电平表示逻辑0。

负逻辑：用高电平表示逻辑0，低电平表示逻辑1。一.正逻辑与负逻辑的概念本文档共69页；当前第58页；编辑于星期三\8点13分二.正逻辑与负逻辑的关系

对于同一电路，可以采用正逻辑，也可以采用负逻辑。正逻辑与负逻辑的规定不涉及逻辑电路本身的结构与性能好坏，但不同的规定可使同一电路具有不同的逻辑功能。例如，假定某逻辑门电路的输入、输出电平关系如下表所示。

按正逻辑与负逻辑的规定，电路的逻辑功能分别如何？输入、输出电平关系A

B

FL

LL

HH

LH

H

L

L

L

H本文档共69页；当前第59页；编辑于星期三\8点13分按正逻辑规定:“与”门

按负逻辑规定:

“或”门

即正逻辑与门等价于负逻辑或门。输入、输出电平关系A

B

FL

LL

HH

LH

HLLLH正逻辑真值表A

B

F0

00

11

01

1

0001负逻辑真值表A

B

F1

11

00

10

01110本文档共69页；当前第60页；编辑于星期三\8点13分