(完整版)计算机组成原理试题库

千里之行，始于足下让知识带有温度。第第2页/共2页精品文档推荐(完整版)计算机组成原理试题库计算机组成原理

一、挑选题

1．若十进制数据为137.625，则其二进制数为（B）。

A．10001001.11B．10001001.101

C．10001011.101D．1011111.101

2．假如[X]补=11110011，则[-X]补是（D）。

A．11110011B．01110011

C．00001100D．00001101

5．原码乘法是（A）。

A．先取操作数肯定值相乘，符号位单独处理

B．用原码表示操作数，然后直接相乘

C．被乘数用原码表示，乘数取肯定值，然后相乘

D．乘数用原码表示，被乘数取肯定值，然后相乘

6．动态半导体存储器的特点是（C）

A．在工作中存储器内容会产生变化

B．每次读出后，需要按照原存内容重新写入一遍

C．每隔一定时光，需要按照原存内容重新写入一遍

D．在工作中需要动态地转变访存地址

7．主存储器和CPU之间增强高速缓冲存储器的目的是（A）。

A．解决CPU和主存之间的速度匹配问题

B．扩大主存储器的容量

C．扩大CPU中通用寄存器的数量

D．既扩大主存容量又扩大CPU通用寄存器数量

8．指令系统中采纳不同寻址方式的目的主要是（B）。

A．实现存储程序和程序控制

B．缩短指令长度，扩大寻址空间，提高编程灵便性

C．可以直接拜访外存

D．提供扩展操作码的可能并降低译码难度

9．单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常

采纳（C）。

A．堆栈寻址B．立刻寻址C．隐含寻址D．间接寻址

10．从控制存储器中读取一条微指令并执行相应操作的时光叫（B）。

A．CPU周期B．微周期C．时钟周期D．机器周期

11．微程序控制器比组合规律控制器速度要慢，主要是因为增强了从（B）读取微指令的时光。

A．主存储器B．控制存储器C．高速缓存D．指令寄存器

12．串行接口是指（C）。

A．主机和接口之间、接口和外设之间都采纳串行传送

B．主机和接口之间串行传送，接口和外设之间并行传送

C．主机和接口之间并行传送，接口和外设之间串行传送

D．系统总线采纳串行总线

13．“总线忙”信号由（A）建立。

A．获得总线控制权的设备B．发出“总线哀求”的设备

C．总线控制器D．CPU

14．在调频制记录方式中，是利用（D）来写0或1。

A．电平凹凸的变化B．电流幅值的变化

C．电流相位的变化D．电流频率的变化

15．磁盘存储器的等待时光是指（B）。

A．磁回旋转一周所需的时光B．磁回旋转半周所需的时光

C．磁回旋转2/3周所需的时光D．磁回旋转1/3周所需的时光

16.CPU包括（C）两部分。

A、ALU和累加器

B、ALU和控制器

C、运算器和控制器

D、ALU和主存储器

17.计算机运算速度的单位是（B）。

A、MTBF

B、MIPS

C、MHZ

D、MB

18.若十六进数微AC.B，则其十进制数为（C）。

A、254.54

B、2763

C、172.6875

D、172.625

19.若十进制数据为137.5则其八进制数为（B）。

A、89.8

B、211.4

C、211.5

D、1011111.101

20.若x补=0.1101010，则x原=（D）。

A、1.0010101

B、1.0010110

C、0.0010110

D、0.1101010

21.若脂用双符号位，则发生正溢的特征是：双符号位为（B）。

A、00

B、01

C、10

D、11

22.补码加法运算是指（A）。

A、操作数用补码表示，连同符号位一起相加

B、操作数用补码表示，按照符号位打算实际操作

C、将操作数转化为原码后再相加

D、取操作数肯定直接相知，符号位单独处理

23.原码乘法是（A）。

A、先取操作数肯定值相乘，符号位单独处理

B、用原码表示操作数，然后直接相乘

C、被乘数用原码表示，乘数取肯定值，然后相乘

D、乘数用原码表示，被乘数取肯定值，然后相乘

24.原码加减交替除法又称为不恢复余数法，因此（C）。

A、不存在恢复余数的操作

B、当某一步运算不够减时，做恢复余数的操作

C、仅当最后一步余数为负时，做恢复余数的操作

D、当某一步余数为负时，做恢复余数的操作

25.浮点加减中的对阶的办法是（A）。

A、将较小的一个阶码调节到与较大的一个阶码相同

B、将较大的一个阶码调节到与较小的一个阶码相同

C、将被加数的阶码调节到与加数的阶码相同

D、将加数的阶码调节到与被加数的阶码相同

26.在下列几种存储器中，CPU可直接拜访的是（A）。

A、主存储器

B、磁盘

C、磁带

D、光盘

27.若存储周期100ns，每次读出一个字节，则该存储器的数据传输率为（D）。

A、32×106位/秒

B、8×106位/秒

C、80Mb/秒

D、80×106位/秒

28.静态半导体存储器SRAM指（C）。

A、在工作过程中，存储内容保持不变

B、在断电后信息仍能维持不变

C、不需动态刷新

D、芯片内部有自动刷新规律

29.半导体静态存储器SRAM的存储原理是（A）。

A、依赖双稳态电路

B、依赖定时刷新

C、依赖读后再生

D、信息不再变化

30.高速缓冲存储器Cache普通实行（A）。

A、随机存取方式

B、挨次存取方式

C、半挨次存取方式

D、只读不写方式

31.虚地址是（B）。

A、不存在的地址

B、用户编程可使用的地址

C、主存地址

D、磁盘地址

32.堆栈指针SP的内容是（B）。

A、栈顶单元内容

B、栈顶单元地址

C、栈底单元内容

D、栈底单元地址

33.为了缩短指令中某个地址段的位数，有效的办法是实行（D）。

A、立刻寻址

B、变址寻址

C、间接寻址

D、寄存器寻址

34.假如按变址方式读取操作数，则有效地址是指（B）。

A、指令中直接给出的地址

B、变址计算获得的地址

C、变址寄存器中存放的地址

D、基址寄存器中存放的地址

35.在向上生长的堆栈中，假如出栈指令POPx的操作定义为：M（x）←M（SP）；SP←（SP）-1则入栈指令PUSHX应定义为（C）。

A、M（SP）←M（x）；SP←（SP）＋1

B、M（SP）←M（x）；SP←（SP）－1

C、SP←（SP）＋1；M（SP）←M（x）

D、SP←（SP）－1；M（SP）←M（x）

36.在微程序控制的计算机中，若要修改指令系统，只要（D）。

A、转变时序控制方式

B、转变微指令格式

C、增强微命令个数

D、转变控制存储器的内容

37.在不同速度的设备之间传送数据，（C）。

A、必需采纳同步控制方式

B、必需采纳异步控制方式

C、可以选用同步方式，也可选用异步方式

D、必需采纳应答方式

38.挂接在总线上的多个部件（B）。

A、只能分时向总线发送数据，并只能分时从总线接收数据

B、只能分时向总线发送数据，但可同时从总线接收数据

C、可同时向总线发送数据，并同时从总线接收数据

D、可同时向总线发送数据，但只能分时从总线接收数据

39.总线的数据通路宽度是指（A）。

A、能一次并行传送的数据位数

B、可依次串行传送的数据位数

C、单位时光内可传送的数据位数

D、可一次传送的数据的最大值

40.串行接口是指（C）。

A、接口与系统总线之间串行传送，接口与I/O设备之间串行传送

B、接口与系统总线之间串行传送，接口与I/O设备之间并行传送

C、接口与系统总线之间并行传送，接口与I/O设备之间串行传送

D、接口与系统总线之间并行传送，接口与I/O设备之间并行传送

二、名词解释

41.基数在浮点数据编码中，对阶码所代表的指数值的数据，在计算机中是一个常数，不用代码表示。

42.Cache位于CPU与主存之间的高速缓存，用来存放当前频繁拜访的内容。

43.段页式管理一种虚拟存储器的管理方式，将存储空间按规律模块分成段，每段又分成若干个页。

44.随机存取方式可按随机地址直接拜访任一存储单元，存取时光与单元位置无关。

45.DRAM动态随机存取存储器，即需要实行动态刷新的RAM。

46.虚拟存储器依赖操作系统和磁盘的支持，用户编程时可以使用一个比真切内存大得多的存储器，该存储器称为虚拟存储器。

47.规律地址程序员编程时使用的，与内存物理地址无固定对应关系的地址。

48.堆栈按先进后出（也就是后进先出）挨次存取的存储的存储组织（区）。

49.立刻寻址方式操作数直接在指令中给出（或：紧跟指令给出），在读出指令时

可立刻获得操作数。

50.直接寻址由指令直接给出操作数的存储地址。

60.寄存器间址由指令给出寄存器号，指定寄存器中存放者操作数据的存储地址。

61.RISC精简指令系统计算机，只采纳使用频度高、容易、执行速度快的指令类型。

62．运算器计算机中完成运算功能的部件，由ALU和寄存器构成。

63．海明距离在信息编码中，两个合法代码对应位上编码不同的位数。

64．微程序存储在控制存储中的完成指令功能的程序，由微指令组成。

65．消息传输方式总线的信息传输方式之一，将总线需要传送的数据信息、地址信息、和控制信息等组合成一个固定的数据结构以猝发方式举行传输。

66．多级中断CPU在执行中断服务程序的过程中可以响应级别更高的中断哀求。

67.时钟周期由主频脉冲定义得一个定长的基本时光段，通常一个时钟周期完成一步操作。

68.微程序控制器将执行指令所需要的微命令以代码形式编成微指令序列（微程序），存入一个控制存储器，需要时从该存储器中读取。按这种方式工作的控制器称为微程序控制器。

69.硬衔接控制器由组合规律构成的控制器，也称组合电路控制器。组合规律电路是由“与”门、“或”门以及“非”门等电路构成的不具有记忆能力的数字电路，

70.主设备申请并获得总线控制权的设备，在收发双方中主动的一方。

71.同步通信方式在采纳这种方式的总线传输中，各设备从一个公共的（统一的）时序信号中获得定时信息（或：由统一的时序信号举行同步定时。）或指出：其显然特征是由一定频率的时钟信号定义了等间隔的时钟周期。

72.总线一组可由多个部件分时分享的信息传输线。

73.程序查询I/O方式启动I/O设备后，CPU程序查询，若未预备好则等待，

若条件已具备则执行I/O操作。

74.DMA方式直接依赖硬件实现主存与外设之间的数据直接传输，传输过程本身不需CPU程序干预。

75、微程序控制采纳与存储程序类似的办法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。

76、存储器带宽每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。

77、RISCRISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。

78、中断隐指令及功能中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令，其功能包括庇护程序断点、寻觅中断服务程序的入口地址、关中断等功能。

三、填空题83

84.系统软件主要包括：

85.任何进位计数制都包含基数和位权两个基本要素。十六进制的基数为

中第i位的权为

86.8421BCD码中，十进制数字“5”的BCD码的前面加上奇校验位后，为

87.设字长8位（含1位符号位），真值X=-1011，则[X]原

88.在浮点加法算中，当尾数需要右移时，应举行舍入处理。常用的舍入办法有

两种。

89.根据存储器的不同工作方式可以将存储器分为随机存取存储器（RAM）、

SAM）和

90.有静态RAM与动态RAM可供挑选，在构成大容量主存时，普通就挑选

91.与静态MOS型存储器相比，动态MOS型存储器的最大特点是存储信息需要不

断地

92.主存储器举行两次延续、自立的操作（读/写）之间所需的时光称作

93.程序拜访的Cache的引入提供了理论依据。

94.某机器指令系统中，指令的操作码为8位，则该指令系统最多可以有

令。

95.假如零地址指令的操作数在内存中，则操作数地址隐式地由

来指明。

96.如指令中给出形式地址为D，则间接寻址方式获得操作数的有效地址为

97.假如说变址寻址方式主要是面对用户的，那么基址寻址普通是面对

98.在CPU的状态寄存器中，常设置以下状态位：零标志位（Z），负标志位（N），

99.在组合规律控制器中，当一条指令取出后，组合规律网络的输出分两部分，

其主要部分是产生执行该指令所需的，另一部分送到

时光。100.在微程序控制中，一个节拍中所需要的一组微命令，被编成一条

101.系统总线是用来衔接

102.输入输出的目的是实现间的信息传送。

103.目前微机系统上使用的鼠标器有两种类型，一种是一

种是

104.在现有的外存储器中，启示密度最高的是

105.可以按照中断源在系统中的位置，将中断源分为内部中断和外部中断两类。

普通运算器除法错是

106.在不转变中断响应次序的条件下，通过以转变中断处理次序。

107.在程序中断控制方式中，虽有中断哀求，但为了保证禁止某些中断以提供某

一特定的服务，这可以由CPU中的发器和为中断源设置的

108.通道程序在内存中的首地址由。

109、某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码和尾数均用补

非0

110、变址寻址和基址寻址的区分是：在基址寻址中，指

111

112、设机器数字长为16位（含1位符号位）。若1次移位需10ns，一次加法需10ns，则补

BOOTH

113、CPU时序系统。

四、简答题

114．简述主存与CACHE之间的映象方式。

【答案】主存与CACHE之间的映象方式有直接映象、全相联印象、组相联印象三种。直接映象是指主存储器中的每个块只能够映象到CACHE中唯一一个指定块的地址映象方式。全相联映象是指每个主存块都能够映象到任一CACHE块的地址映象方式。组相联印象是直接映象和全相联映象两种方式的结合，它将存储空间分成若干组，在组间采纳直接映象方式，而在组内采纳全相联印象方式。

115．简述存储器间接寻址方式的含义，说明其寻址过程。

【答案】含义：操作数的地址在主存储器中，其存储器地址在指令中给出。

寻址过程：从指令中取出存储器地址，按照这个地址从存储器中读出操作数的地址，再按照这个操作数的地址拜访主存，读出操作数。

116．微程序控制器主要由哪几部分构成?它是如何产生控制信号的?

【答案】微程序控制器主要由控制存储器、微指令寄存器μIR、微地址寄存器μAR、地址转移规律等构成。

操作控制信号的产生：事先把操作控制信号以代码形式构成微指令，然后存放到控制存储器中，取出微指令时，其代码直接或译码产生操作控制信号。

117．简述提高总线速度的措施。

【答案】从物理层次：1增强总线宽度；2增强传输的数据长度；3缩短总线长度；4降低信号电平；5采纳差分信号；6采纳多条总线。从规律层次：1简化总线传输协议；2采纳总线复用技术；3采纳消息传输协议。

118．简述中断方式的接口控制器功能。

【答案】中断方式的接口控制器功能：①能向CPU发出中断哀求信号；②能发出识别代码提供引导CPU在响应中断哀求后转入相应服务程序的地址；③CPU要能够对中断哀求举行允许或禁止的控制；④能使中断哀求参与优先级排队。

119．CPU与DMA拜访内存矛盾的裁决的办法有哪些？

【答案】①CPU等待DMA的操作；②DMA乘存储器空闲时拜访存储器；③CPU与DMA交替拜访存储器。

120.8位无符号整数和8位定点原码整数的表示范围分离是多少？

参考要点：①8位无符号整数的范围：0－255。

②8位定点原码整数的范围：-127－127。

121.在浮点数中，阶码的正负和尾数的正负各代表什么含意？对实际数值的正负与大小有何影响？

参考要点：①阶码为正，表示将尾数扩大。

②阶码为负，表示将尾数缩小。

③尾数的正负代表浮点数的正负。

122.SRAM依赖什么存储信息？DRAM依赖什么存储信息？何为存“0”？何为存“1”？

参考要点：①SRAM依赖双稳态电路（内部交错反馈）存储信息，其中一种稳态为0，另一种稳态则为1。

②DRAM依赖电容暂存电荷存储信息，充电至高电平为1，放电至低电平为0。

123、静态存储器依赖什么存储信息？动态存储器又依赖什么原理存储信息？试比较它们的优缺点

参考要点：①静态存储器以双稳态触发器为存储信息的物理单元，依赖内部交错反馈保存信息。速度较快，不需动态刷新，但集成度稍低，功耗大。

②动态存储器依赖电容上暂存电荷来存储信息，电容上有电荷为1，无电荷为0。集成度高，功耗小，速度悄慢，需定时刷新。

124.存储器芯片中采纳地址复用技术有什么优点？

参考要点：要增强一存储器芯片的容量时，其所需的地址线也要随之增强，假如采纳地址复用技术，将把地址分批送入芯片。这样可以保证不增强芯片的地址引脚，从而保证芯片的外部封装不变。

125.在“Cache－主存－辅存”三级存储体系中，“Cache－主存”结构与“主存－辅存”结构的引入各为了解决什么问题？

参考要点：①“Cache－主存”结构的引入是为了解决主存与CPU速度不匹配的问题。

②“主存－辅存”结构的引入是为了解决主存储器容量不足的问题。

126.在CPU中，哪些寄存器属于控制用的指令部件？它们各起什么作用？

参考要点：①程序计数器PC，提供取指地址，从而控制程序执行挨次。

②指令寄存器IR，存放现行指令，作为产生各种微操作命令的基本规律依据。

③状态寄存器SR，记录程序运行结果的某些特征标志，或用来设置程序运行方式与优先级。参加形成某些微操作命令。

127.微程序控制器如何产生微指令？微指令、微程序与机器指令之间的对应关系如何？

参考要点：①微程序控制器是从控制存储器中读取微指令，从而产生微指令。

②一条微指令包含的微指令控制实现一步（一个时钟周期）操作，若干条微指令组成的一段微程序解释执行一条机器指令，囫囵微程序实现指令系统功能。

128.总线接口的分类办法有哪几类？请分离按这几种办法说明接口的分类。

参考要点：①按数据传送的格式分为：串行接口、并行接口。

②按时序控制方式分为：中断接口、DMA接口、程序查询方式接口。

129.何谓存储总线？何谓I/O总线？各有何特点？

参考要点：①存储总线是衔接CPU和主存储器之间的专用总线，速度高。

②I/O总线是衔接主机（CPU、M）与I/O设备之间的总线，可扩展性好。

130.何谓同步传送方式？何谓异步传送方式？

参考要点：①同步方式：数据传送由一个统一的时序信号同步定时（或：从同一个公共的时钟信号中获得定时信号）。有固定的时钟周期、总线周期划分。

②异步方式：数据传送用应答方式实现，没有时钟周期划分；总线周期按照实际需要而定，需长则长、能短则短。

131.计算机系统中异步控制方式的三个主要特点是什么？

参考要点：系统中没有统一的时钟，各部件有自己的时钟信号，各个微操作的举行是采纳应答方式工作。

132.在字符显示器中，何时拜访一次字符发生器？其地址码如何形成？

参考要点：①每当点（列）计数器一个计数循环后，就拜访一次缓冲存储器，紧跟着拜访一次字符发生器。

②由缓冲存储器读出的字符代码作为高位地址，线（行）计数器的计数值作为低位地址。

133.请说明常见的中断处理程序入口产生办法。

参考要点：现在普遍采纳向量中断方式：将各中断处理程序入口地址组织在中断向量表中，存在主存中的一段特定区域；获得批准的中断源向CPU送入一个编码（如中断类型码），CPU将它变换为一个向量地址；据此拜访中断向量表，从中读取处理程序入口地址。

134.以DMA方式实现传送，大致可分为哪几个阶段？

参考要点：①DMA传送前的预置阶段（DMA初始化）

②数据传送阶段（DMA传送）

③传送后的结束处理

135.请比较说明中断方式与DMA方式的异同（产生方式、处理方式、应用场合等方面）。

参考要点：①相同点：二者都由随机哀求引起。

②不同点：中断方式通过执行处理程序举行处理，DMA方式直接依赖硬件实现数据直传。中断方式可处理复杂大事、控制中低速I/O操作，DMA方式适于容易的、高速的数据批量传送。

五、计算题

136.将二进制数101101.101转换为十进制数、八进制数和十六进制数。

【答案】（1）先将101101.101B绽开成多项式

101101.101B＝1×25+1×23+1×22+1×20+1×2－1+1×2－3＝45.625（2）101101.101B＝55.5O

（3）101101.101B＝2D.AH

137.已知[x]原＝10110101，求真值x及其x的补码和反码。

【答案】（1）真值＝-0110101

（2）[X]补＝11001011

（3）[X]反＝11001010

138.某计算机字长为8位，X=-0.01011，要求用补码算术移位办法求得下列机器数：（1）[0.5x]补

（2）[2x]补

（3）[0.25x]补

【答案】[X]补＝1.1010100

[X]补算术右移1位得：[1/2]补＝1.1101010

[X]补算术左移1位得：[2X]补＝1.0101000

[1/2X]补算术右移1位得：[1/4X]补＝1.1110101

139.已知x＝10101110，y＝10010111，求：

（1）x∨y

（2）x∧y

【答案】（1）x∨y＝10101110∨10010111＝10111111

（2）x∧y＝10101110∧10010111＝10000110

140.用原码加减交替除法求x/y=?，x=5，y=2。写出分步计算过程及答案（商、余数）。

【答案】x=5，则|x|=00000101（扩展为8位）

y=2，则|y|=0010、-|y|=1110

结果：商(0010)2=(2)10

余0001

141、用原码恢复余数法举行7÷3运算。要求写出每一步运算过程及运算结果。

【答案】7的原码0111，3的原码0011，结果符号是00=0

原码恢复余数法求7/3的分步运算过程。

所以，商是0010，即2；余数是0001，即1。

六、设计题

142、画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。DMA方式接口电路的基本组成框图如下：

以数据输入为例，详细操作如下：

①从设备读入一个字到DMA的数据缓冲寄存器BR中，表示数据缓冲寄存器“满”（假如I/O设备是面对字符的，则一次读入一个字节，组装成一个字）；

②设备向DMA接口发哀求（DREQ）；

③DMA接口向CPU申请总线控制权（HRQ）；

④CPU发回HLDA信号，表示允许将总线控制权交给DMA接口；

⑤将DMA主存地址寄存器中的主存地址送地址总线；

⑥通知设备已被授予一个DMA周期（DACK），并为交换下一个字做预备；

⑦将DMA数据缓冲寄存器的内容送数据总线；

⑧命令存储器作写操作；

⑨修改主存地址和字计数值；

⑩推断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则向

CPU申请程序中断，标志数据块传送结束。

143．单总线CPU结构如图所示，其中有运算部件ALU、寄存器Y和Z，通用寄存器R0～R3、指令寄存器IR、程序计数器PC、主存地址寄存器MAR和主存数据寄存器MDR等部件。试拟出转移指令JMP#A的读取和执行流程。

【分析】拟出随意一条指令读取和执行流程，前三步都彻低一样，即读取指令的步骤都一样。

PC一>MAR送指令地址

PC+1一>PC计算下一条指令的地址

DBUS一>MDR，MDR一>IR读入指令

考试时，无论如何，也要写上这三步。执行流程按照指令的含义来写，JMP#A

指令的含义是程序跳转至指令PC中存放的地址值加上指令中给出的偏移量所得的地址，即：IR（地址段）+PC一>PC，按照指令的含义和单总线结构的特点就可以写出指令执行流程。

【答案】PC一>MAR

PC+1一>PC

DBUS一>MDR，MDR一>IR

PC一>Y

IR（地址段）+Y一>Z

Z一>PC

145．用64K×16位/片的SRAM存储器芯片设计一个总容量为256K×32位存储器，CPU地址总线为A19～A0(低位)，双向数据总线D31～D0(低位)，读写控制信号为，芯片的片选控制信号为。请写出片选信号规律式，绘出该存储器规律框图，注明各信号线。

【分析】用64K×16位／片的RAM存储芯片构成一个256K×32位的存储器，所需的芯片数量为：(256K×32)/(64K×16)=8片，每两片作为一组共4组，