第七章半导体存储器

第七章半导体存储器第一页，共四十七页，编辑于2023年，星期一重点难点电路的结构特点、地址与数据的对应关系重点：

内部详细结构、物理过程（非重点）存储器容量的扩展分类、特点、应用场合难点：第七章半导体存储器产生组合逻辑函数第二页，共四十七页，编辑于2023年，星期一

半导体存储器是一种能存储大量二值数字信息的大规模集成电路，是现代数字系统特别是计算机中的重要组成部分。半导体存储器ROMEPROM快闪存储器PROME2PROM掩膜ROM可编程ROMRAMSRAMDRAM按存取方式来分7.1概述按制造工艺来分半导体存储器双极型MOS型第三页，共四十七页，编辑于2023年，星期一对存储器的操作通常分为两类：写——即把信息存入存储器的过程。读——即从存储器中取出信息的过程。两个重要技术指标存储容量——存储器能存放二值信息的多少。单位是位或比特（bit）。1K=210=1024，1M=210K=220。存储时间——存储器读出（或写入）数据的时间。一般用读（或写）周期来表示。第四页，共四十七页，编辑于2023年，星期一7.2.1掩膜只读存储器（ROM）②存储的数据不会因断电而消失，具有非易失性。特点：①只能读出，不能写入；1、ROM的基本结构ROM主要由地址译码器、存储矩阵和输出缓冲器三部分组成。7.2只读存储器（ROM）掩模ROM：厂家把数据“固化”在存储器中，用户无法进行任何修改。适合大量生产，简单，便宜，非易失性，使用时，只能读出，不能写入。第五页，共四十七页，编辑于2023年，星期一ROM的基本结构字线位线

存储单元可以由二极管、双极型三极管或者MOS管构成。每个存储单元可存储1位二值信息（“0”或“1”）。

按“字”存放、读取数据，每个“字”由若干个存储单元组成，即包含若干“位”。字的位数称为“字长”。

每当给定一组输入地址时，译码器选中某一条输出字线Wi，该字线对应存储矩阵中的某个“字”，并将该字中的m位信息通过位线送至输出缓冲器进行输出。存储器的容量＝字数×位数＝2n×m位第六页，共四十七页，编辑于2023年，星期一2、二极管ROM第七页，共四十七页，编辑于2023年，星期一地址译码器实现地址码的与运算，每条字线对应一个最小项。地址译码器第八页，共四十七页，编辑于2023年，星期一存储矩阵实现字线的或运算存储矩阵第九页，共四十七页，编辑于2023年，星期一ROM的数据表地址数据A1A0D3D2D1D0000110110101101101001110制作芯片时，若在某个字中的某一位存入“1”，则在该字的字线与位线之间接入二极管，反之，就不接二极管。第十页，共四十七页，编辑于2023年，星期一3、MOS管ROM地址数据A1A0D3D2D1D0000110110101101101001110ROM的点阵图“1”“0”第十一页，共四十七页，编辑于2023年，星期一一次性可编程ROM（PROM）：出厂时，存储内容全为1，用户可根据自己的需要进行编程，但只能编程一次。总体结构与掩模ROM一样，但存储单元不同。7.2.2可编程的只读存储器ROM的编程是指将信息存入ROM的过程。UCC字线Wi位线Di熔丝熔丝型PROM的存储单元第十二页，共四十七页，编辑于2023年，星期一第十三页，共四十七页，编辑于2023年，星期一W0D70AWARVCC11、数据写入例：将W0=01111111写入①输入地址码0000，使W0=1，(选中该组存储单元)②在D7端加高压脉冲(20V)，使稳压管DZ导通，写入放大器AW导通，输出呈低电平、低内阻状态，有大电流流过熔断丝，将其熔断。I大2、数据读出输入地址码0000，使W0=1，数据端不加电压，AR工作，输出数据读出时，AR输出的5V高电平不足以使DZ导通，AW不工作工作原理只能写入一次，不能满足经常修改存储内容的需要第十四页，共四十七页，编辑于2023年，星期一7.2.3可擦除的可编程只读存储器（EPROM）一、紫外线擦除可编程ROM（UVEPROM）总体结构与掩模ROM一样，但存储单元不同.UVEPROM采用浮栅技术，可通过紫外线照射而被擦除，可重复擦除上万次。第十五页，共四十七页，编辑于2023年，星期一第十六页，共四十七页，编辑于2023年，星期一第十七页，共四十七页，编辑于2023年，星期一FlashMemory也是采用浮栅型MOS管，存储器中数据的擦除和写入是分开进行的，数据写入方式与EPROM相同，一般一只芯片可以擦除/写入100万次以上。E2PROM也是采用浮栅技术，用电擦除，可重复擦写100次，并且擦除的速度要快的多。E2PROM的电擦除过程就是改写过程，它具有ROM的非易失性，又具备类似RAM的功能，可以随时改写。二、电可擦除可编程ROM（E2PROM）三、快闪存储器（FlashMemory）第十八页，共四十七页，编辑于2023年，星期一

7.3随机存取存储器（RAM）②断电后存储的数据随之消失，具有易失性。特点：①可随时读出，也可随时写入数据；根据存储单元工作原理不同，分为静态RAM和动态RAM静态SRAM:

优点:数据由触发器记忆，只要不断电，数据就能永久保存缺点:存储单元所用的管子数目多,功耗大,集成度受到限制动态DRAM:优点:存储单元所用的管子数目少,功耗小,集成度高缺点:为避免存储数据的丢失,必须定期刷新第十九页，共四十七页，编辑于2023年，星期一一、SRAM的基本结构7.3.1、静态随机存储器(SRAM)由存储矩阵、地址译码器、读/写控制电路三部分组成.SRAM的基本结构图CS称为片选信号。

CS=0时，RAM工作；

CS=1时，所有I/O端均为高阻状态，不能对RAM进行读/写操作。R/W称为读/写控制信号。

R/W=1时，执行读操作；

R/W=0时，执行写操作。双向箭头表示一组可双向传输数据的导线第二十页，共四十七页，编辑于2023年，星期一××××××××××××××××××××××××××××××××××××列地址译码器读/写控制读/写控制读/写控制读/写控制I/O1I/O2I/O3I/O4………………&&R/WCS

行地址译码器A0A1A2A9A3A4A8X0X1X63Y0Y1Y151024×4位RAM(2114)结构图Y0…2114RAM第二十一页，共四十七页，编辑于2023年，星期一存储容量210字×4位/字=1024×4=4096位R/W=0，输入一组地址码，则相应存储单元中的数据从I/O3~I/O0被写入。CS=0时选中该片I/O0I/O1I/O2I/O3CSR/WA0A1A92114…CS=1时未选中该片，数据不能读出或写入，I/O端呈高阻态2114——1024×4位RAMR/W=1，输入一组地址码，则相应存储单元中的数据从I/O3~I/O0被读出。第二十二页，共四十七页，编辑于2023年，星期一SRAM2114的功能工作方式CS*R/W*I/O4～I/O1未选中读操作写操作100×10高阻输出输入第二十三页，共四十七页，编辑于2023年，星期一2、SRAM静态存储单元UDDV4V2QQV1V3V5V6V7V8I/OI/O列选线Y行选线X存储单元位线D位线D(a)六管NMOS存储单元基本SR触发器无论读出还是写入操作，都必须使行选线X和列选线Y同时为“1”.UDDV4V2V6V5V1V3V7V8YI/OI/O位线D位线DX(b)六管CMOS存储单元PMOS管第二十四页，共四十七页，编辑于2023年，星期一7.3.2、动态随机存储器(DRAM)V4V3V1V2V7V8YDD位线D位线DC1C2CO1CO2QQ预充脉冲V5V6X存储单元UC1UC2UCC四管动态MOS存储单元

动态MOS存储单元利用MOS管的栅极电容来存储信息，但由于栅极电容的容量很小，而漏电流又不可能绝对等于0，所以电荷保存的时间有限。为了避免存储信息的丢失，必须定时地给电容补充漏掉的电荷。通常把这种操作称为“刷新”。刷新之间的时间间隔一般不大于20ms。

动态MOS存储单元有四管电路、三管电路和单管电路等。第二十五页，共四十七页，编辑于2023年，星期一V4V3V1V2V7V8YDD位线D位线DC1C2CO1CO2QQ预充脉冲V5V6X存储单元UC1UC2UCC四管动态MOS存储单元写入数据：D=1时，C2充电，写入Q=1；D=0时，C1充电，写入Q=0。X=Y=“1”01101001读出数据：Q=0时，读出D=0；Q=1时，读出D=1；X=Y=“1”10CO1、CO2预充电01第二十六页，共四十七页，编辑于2023年，星期一①写入信息时，字线为高电平，VT导通，位线上的数据经过VT存入CS。②读出信息时，字线为高电平，VT管导通，这时CS经VT向CO充电，使位线获得读出的信息。这是一种破坏性读出。因此每次读出后，要对该单元补充电荷进行刷新，同时还需要高灵敏度读出放大器对读出信号加以放大。单管动态MOS存储单元字选线位线D(数据线)CO输出电容VTCS存储电容第二十七页，共四十七页，编辑于2023年，星期一7.4存储器容量的扩展位扩展可以用多片芯片并联的方式来实现①各地址线、读/写线、片选信号对应并联；②各芯片的I/O口作为整个RAM输入/出数据端的一位。1、位扩展方式－－增加I/O端个数用1024×1位的RAM扩展为1024×8位RAM－－八片第二十八页，共四十七页，编辑于2023年，星期一2、字扩展方式－－增加地址端个数例：用256×8位的RAM扩展为1024×8

位RAM。分析：N=4256＝28，每片有8条地址线；1024＝210，需要10条地址线；

所以，需要增加2条高位地址线来控制4片分别工作，即需要一个2-4线译码器。字扩展可以利用外加译码器控制芯片的片选(CS)输入端来实现①各片RAM对应的数据线、读/写线对应并联；②低位地址线也并联接起来；③要增加的高位地址线通过译码器译码，将其输出分别接至各片的片选控制端。第二十九页，共四十七页，编辑于2023年，星期一用256×8位的RAM扩展为1024×8位RAM的系统框图第三十页，共四十七页，编辑于2023年，星期一第三十一页，共四十七页，编辑于2023年，星期一…A0A1…A9

I/O0I/O1I/O2I/O32114（1）CSR/WI/O0I/O1I/O2I/O3A0A1…A9

…I/O0I/O1I/O2I/O32114（2）CSR/WA0A1…A9

…I/O0I/O1I/O2I/O32114（4）CSR/W…A0A1…A9

R/WY0Y1Y2Y3A10A11A0A12-4线译码器将(1024×4位)扩展成(4096×4位)的RAM第三十二页，共四十七页，编辑于2023年，星期一7.5用存储器实现组合逻辑函数原理：地址相当于输入变量数据相当于输出变量000101011011100110111100任何形式的组合逻辑函数均能通过向ROM中写入相应的数据来实现。多输出组合逻辑函数的真值表第三十三页，共四十七页，编辑于2023年，星期一用存储器设计组合逻辑电路步骤1、进行逻辑抽象，得出所设计组合逻辑电路的逻辑真值表2、选择存储器芯片。芯片的地址输入端等于输入变量数，芯片的数据输出端等于输出函数的数目。3、若一片存储器芯片的地址输入端数或数据输出端数达不到上述要求，可采用字、位扩展的方法将多片存储器芯片组和成一个符合要求的存储器。4、将输入变量接至存储器的地址输入端，取存储器的输出端作为函数输出端，并从函数的真值表得到与之对应的存储器数据表。5、将得到的数据表写入存储器中，就得到了所设计的组合逻辑电路。第三十四页，共四十七页，编辑于2023年，星期一[例7.5.1]试用ROM设计一个八段字符显示译码器（带小数点）输入输出字形DCBAabcdefgh00001111110100001011000011001011011011200111111001130100011001114………110000011010c110101111010d111011011110e111110001110f解：电路要求4位输入，8位输出，故选用4位地址线，8位数据线的ROM。用掩模ROM实现画出存储矩阵的连接图（有二极管表示0）A3A2A1A0W0W1…………W154-16线译码器1EN1ENEN…D0D7DCBA(a)(h)第三十五页，共四十七页，编辑于2023年，星期一第三十六页，共四十七页，编辑于2023年，星期一例2：试用ROM产生如下的一组多输出逻辑函数。解：电路要求4位输入，4位输出，故选用4位地址线，4位数据线的ROM。为得真值表，先将逻辑式化为最小项之和的形式第三十七页，共四十七页，编辑于2023年，星期一ABCDY1Y2Y3Y400000000000100000010100100111000010000100101000001101100011111001000000010010000101001001011000011000000110100001110011011110001用掩模ROM实现画出存储矩阵的连接图（有二极管表示1）ABCDD3(Y4)D0(Y1)A3A2A1A0W0W1………….W154-16线译码器1EN1E