江南大学数电题库(部分)

精品文档一． 单项选择题1.FCDCE的最简与或式为()DEA.FCDCEDEB.CDCEC.CEDED.FCDE2.ABACBC，与它功能相等的函数表达式为()A.ABB.ABACC.ABBCD.AB+C17.CDECEDE，与它功能相等的函数表达式为（）A.EB.CDEC.CED.DE28.下列四组逻辑运算中，全部正确的一组是（）A.ABAB，A+BC=(A+B)(A+C)B.A B A B，(AB)C=A(BC)C.A+BC=AB+AC ，A(B+C)=AB+ACD.AABAB，ABACBCDABAC37.逻辑函数FABCACBC的最简与或式为（）A.F1B.FABCACBCC.CD.FBCACBC38.FBCBD的与或非表达式为（）A.FBCBDB.FBCBDC.FBDBCD.FBDBC56.FABCABCABCABC的最简与或式为()A.FABABCABCB.FABBCABCC.FABABCACD.FABBCAC精品文档精品文档57. F A B C D，与其功能相等的表达式为 ( )A. CD CD B.CD CD C.CD D. CD61.与函数CD CD 功能相等的表达式为（ ）A. F A B C D B. F A B C DC. F ABCD D. F AB C D3.(67)10所对应的二进制和十六进制数为()A.(1100001)2,(61)16B.(1000011)2,(43)16C.(1100001)2,(C2)16D.(1000011)2,(86)1652.(01100100)8421BCD码对应的十进制数是()A.64B.100C.34D.2471.与(28)10不相等的数是()A.(00101000)8421BCDB.(35.8)16C.(1A)2D.(34)883.(01100100)8421BCD码对应的十进制数是()A.64B.34C.100D.2491．(01101000)8421BCD码对应的十进制数是（）A.68B.38C.105D.24()码的特点是相邻两个代码之间仅有一位不同。A.BCD码B.余3码C.奇偶校验码D.格雷码18.在BCD码中，属于有权码的编码是（）A.余3码B.循环码C.格雷码D.8421码16.与二进制数（11011010B相对应的十进制数为（）A.106B.218C.232D.3324.JK触发器在CP时钟脉冲作用下，不能实现Qn+1=Qn的输入信号是()A.J=Qn,K=QnB.J=Qn,K=QnC.J=Qn,K=1D.J=1,K=Qn20.JK触发器在CP时钟脉冲作用下，不能实现Qn+1=1的输入信号是()A.J=1,K=0B.J=K=QnC.J=Qn,K=0D.J=K=149.触发器是一种()A.单稳态电路B.双稳态电路C.三态电路D.无稳态电路在RD=SD=“1”时，基本RS触发器（）A. 置“0” B.置“1”C. 保持原状态 D.状态不定79. 在R=“1”，S=“0”时，基本 RS触发器 （ ）D DA.置“0” B. 置“1” C. 保持原状态 D.不定精品文档精品文档95. 在RD=“0”，SD=“1”时， 基本RS触发器（ ）A.置“0” B.置“1” C.保持原状态 D.不定119.触发器按其工作状态是否稳定可分为 （ ）B.双稳态触发器，单稳态触发器，无稳态触发器A.RS触发器，JK触发器，D触发器，T触发器C.主从型触发器，维持阻塞型触发器基本触发器，同步触发器143.某主从型 JK触发器，当 J=K=“1”时，CP 端的频率 f=200 Hz，则 Q的频率为( )A 200Hz B400Hz C 100Hz D300Hz5. 关于PROM和PLA的结构,下列叙述不正确的是 ( )A.PROM的与阵列固定 ,不可编程 B.PROM的或阵列可编程C.PLA的与、或阵列均可编程 D.PROM的与、或阵列均不可编10.某存贮器芯片的容量为 32KB，则其地址线和数据线的根数分别为（ ）A.15和8 B.16和8. C.5和4 D.6和411.ROM中的内容，当电源掉电后又接通，存贮器中的内容（ ）A.全部改变 B.全部为0 C.不可预料 D.保持不变25.ROM和PLA不具备的特点是（ ）C.PLA中“与项”可编程 D.ROM实现组合逻辑时需先化简函数A. 均为“与—或”阵列 B.均可实现组合逻辑26.RAM是（ ）A. 只读存储器 B.易失性存储器C.非易失性存储器 D.A、B、C三项都不是ROM在运行时具有（）A.只读功能B.只有写功能C.既有读又有写功能D.无读写功能42.EPROM的与阵列是（）A.全译码可编程阵列B.全译码不可编程阵列C.非全译码可编程阵列D.非全译码不可编程阵列60.关于PROM和PLA的结构,下列叙述不正确的是()C.PLA的与、或阵列均可编程D.PROM的与、或阵列均不可编程A.PROM的与阵列固定,不可编程B.PROM的或阵列可编程67.一个容量为512ⅹ1的ROM具有的地址线和数据线根数为（）A.9和1B.1和9C.512和9D.9和51280.ROM中的内容，当电源掉电后又接通，存贮器中的内容（）A.全部改变B.全部为0C.不可预料D.保持不变81.将数据从RAM中读出,不需要的信号线是()A.地址B.片选C.读D.写97.RAM中的内容，当电源掉电后又接通，存贮器中的内容（）A.全部改变B.保持不变C.不确定D.全部为199.具有n位地址输入和ｍ位数据输出的EPROM可以产生一组（）C.ｍ个输出的2ｎ变量的逻辑函数D.ｎ个输出的2ｍ变量逻辑函数A.ｍ个输出的ｎ变量逻辑函数B.ｎ个输出的ｍ变量逻辑函数精品文档精品文档6.和TTL电路相比，CMOS电路最突出的优势在于（）A.可靠性高B.抗干扰能力强C.速度快D.功耗低32.四输入端的TTL与非门，实际使用时如只用两个输入端，则其余的两个输入端都应（）A.接高电压B.接低电压C.悬空D.接地46.四输入端的TTL或非门，实际使用时如只用两个输入端，则其余的两个输入端都应()A.接高电压B.接低电压C.接地D.悬空47.在TTL逻辑门中，为实现“线与”，应选用()A.三态门B.OC门C.异或门D.与非门四输入端CMOS与非门,实际使用时如只用两个输入端，则其余的两个输入端都应（）A.接高电压

B.接低电压 C.接地

D.悬空77.四输入端 CMOS或非门, 实际使用时如只用两个输入端，则其余的两个输入端都应（A.接高电压 B.接电源 C.接地 D. 悬空

）可用于总线结构进行分时传输的门电路是在TTL逻辑门中，为实现“线与”，应选用（）A.三态门B.OC门C.异或门；D.与非门39.组合逻辑电路的特点是（）A.含有记忆元件B.输出、输入间有反馈通道C.电路输出与以前状态有关D.全部由门电路构成49.触发器是一种()A.单稳态电路B.双稳态电路C.三态电路D.无稳态电路50.一个16选一的数据选择器,其地址输入端有()个。51.一位8421BCD码计数器至少需要()个触发器。A.3B.4C.5D.10一位十进制计数器由（）位二进制计数器组成。CA. 2 B. 3 C. 4 D. 5数码寄存器的功能是()A.寄存数码和清除原有数码C.清除数码和实现移位73.寄存器是一种（ ）A.存放数码的时序逻辑电路C.实现编码的组合逻辑电路

B.寄存数码和实现移位D.寄存数码和实现计数B.实现计数的时序逻辑电路D.寄存数码和实现计数下列器件中,属于组合逻辑电路的有（）A. 计数器和组合逻辑电路的C.全加器和比较器86. 触发器输出的状态取决于 （ ）

B.寄存器和比较器D.计数器和寄存器A.输入信号

B.电路的原始状态C.脉冲整形电路

D.时钟电路88.计数器是一种（

）精品文档精品文档A. 组合逻辑电路 B.时序逻辑电路C.输入信号和电路的原始状态 D.电路的次态92．可用于总线结构进行分时传输的门电路是（ ）A.异或门 B.同或门 C.OC门 D.三态门27.555集成定时器的主要应用之一是（ ）A. 构成运算放大器 B.构成同步计数器C.构成单稳态触发器 D.构成组合电路555集成定时器的主要应用之一是()A.构成运算放大器B.构成同步计数器C.构成单稳态触发器D.构成组合电路87.555集成定时器电路中，为使输出电压uO3由低电压变为高电压，则输入端6和2的电压应满足（）A.uI62UCC，uI21UCCB.uI62UCC，uI21UCC3333C.uI62UCC，uI21UCCD.uI62UCC，uI21UCC333389.单稳态触发器输出脉冲的宽度取决于（）A.触发脉冲的宽度B.触发脉冲的幅度C.电路本身的电阻、电容参数D.电源电压的数值101.由555定时器接成的施密特触发电路中，VCC＝12V，VCO＝6V，它的回差电压等于（）A.8VB.3VC.4VD.6V105.模/数转换器的分辨率取决于（）输出二进制数字信号的位数，位数越多辨率越高输入模拟电压的大小，电压越高，分辨率越高运算放大器的放大倍数，放大倍数越大分辨率越高输入模拟电压的大小，电压越低，分辨率越高27.555集成定时器的主要应用之一是（ ）A. 构成运算放大器 B.构成同步计数器C.构成单稳态触发器 D.构成组合电路41.555集成定时器构成的单稳态触发器可用于（ ）A稳态触发器 B双稳态触发器 C多谐振荡器 D施密特触发器555集成定时器的主要应用之一是()A.构成运算放大器B.构成同步计数器C.构成单稳态触发器D.构成组合电路87.555集成定时器电路中，为使输出电压uO3由低电压变为高电压，则输入端6和2的电压应满足（）精品文档精品文档A.uI62UCC，uI21UCCB.uI62UCC，uI21UCC3333C.uI62UCC，uI21UCCD.uI62UCC，uI21UCC333389.单稳态触发器输出脉冲的宽度取决于（）A.触发脉冲的宽度 B.触发脉冲的幅度C.电路本身的电阻、电容参数 D.电源电压的数值101.由555定时器接成的施密特触发电路中，VCC＝12V，VCO＝6V，它的回差电压等于（）A.8VB.3VC.4VD.6V105.模/数转换器的分辨率取决于（）输出二进制数字信号的位数，位数越多辨率越高输入模拟电压的大小，电压越高，分辨率越高运算放大器的放大倍数，放大倍数越大分辨率越高输入模拟电压的大小，电压越低，分辨率越高134.用来鉴别脉冲信号幅度时，应采用（ ）A稳态触发器 B双稳态触发器 C多谐振荡器 D施密特触发器43.逐次逼近型 A/D转换器转换开始时，首先应将（ ）A. 移位寄存器最高位置 1 B.移位寄存器的最低位置 1C.移位寄存器的所有位均置 1 D.移位寄存器的所有位均置 048.各种A/D转换器电路类型中转换速度最快的是（ ）A.并联比较型 B.逐次渐近型 C.双积分型 D.计数型100.数字系统和模拟系统之间的接口常采用 （ ）A.计数器 B. 多谐振荡器 C.A/D转换器 D.译码器能把模拟信号转换为数字信号的电路为A.多谐振荡器 B.DAC C. ADC D. 施密特触发器19.为了把串行输入的数据转换为并行输出的数据，可以使用（ ）A.寄存器 B.移位寄存器 C.计数器 D.存储器21.若将一个频率为 10KHZ的矩形波变换成一个 1KHZ的矩形波，应采用（ ）电路。A.二进制计数器 B.十进制计数器 C.译码器 D.分频器前者各触发器是同步触发的，后者则不同步29.同步计数器和异步计数器的不同点是（ ）前者由JK端接受计数信号，后者则由时钟脉冲端接受计数信号前者计数慢，后者计数快前者是时序电路，后者是组合电路组合逻辑电路的特点是（）A. 含有记忆元件 B.输出、输入间有反馈通道C.电路输出与以前状态有关 D.全部由门电路构成40.同步时序电路和异步时序电路的区别在于异步时序电路（ ）A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出仅与内部状态有关精品文档精品文档44.计数器可由（ ）组成。A.含时钟脉冲输入的触发器 B.不含时钟脉冲输入的触发器C.门电路 D.时钟电路45.移位寄存器与数码寄存器的区别是（ ）A.前者具有移位功能，后者则没有 B.前者不具有移位功能，后者则有C.两者都具有移位功能和计数功能 D.前者不具有数码存储功能55.能将正弦波变成同频率方波的电路为 ( )C施密特触发器 D无稳态触发器。A稳态触发器 B双稳态触发器88.计数器是一种（ ）A. 组合逻辑电路 B.时序逻辑电路C.脉冲整形电路 D.时钟电路90.时序逻辑电路与组合辑电路的主要区别是（ ）时序电路只能计数，而组合电路只能寄存时序电路没有记忆功能，组合电路则有时序电路具有记忆功能，组合电路则没有时序电路具有计数功能，组合电路具有记忆功能A. 加法器 B.计数器 C.移位寄存器 D.数值比较器。下列电路中，常用于数据串并行转换的电路为（A 加法器 B.计数器 C.移位寄存器 D.数值比较器。二． 填空题1.用高电平表示逻辑 1状态，用低电平表示 0状态，称为 。2.当i≠j时，同一逻辑函数的两个最小项i·mj=。m3.边沿JK触发器的特性方程是。用来表示时序电路状态转移规律及相应的输入、输出关系的图形称为 。5.单稳态触发器可用于实现整形、延时和功能。6.与逐次逼近型A/D转换器相比，双积分型A/D转换器的转换速度。8.PROM的基本电路结构是一个不可编程与逻辑阵列和一个或逻辑阵列。7.一个容量为2K×8的存储器能存位二进制数。9.十进制数(56)10转换为二进制数为。10.逻辑函数FABABCABCBC的最简与或式为。11.数字电路中正逻辑的或门电路与负逻辑的电路是等效的。12.逻辑函数F=A⊕B，它的与或表达式为。13.具有8个触发器的异步二进制计数器，有种状态。精品文档精品文档14.T触发器的特性方程是。15.单稳态触发器除了有整形和定时功能外，还有功能。16.与逐次逼近型A/D转换器相比，双积分型A/D转换器的抗干扰能力。17.若存储器有10根地址线和8根数据线，则存储器容量为。18.PROM的基本电路结构是一个可编程的或逻辑阵列和一个与逻辑阵列。19.十进制数(56)10的8421BCD编码是。20.将逻辑函数FCDCEDE化简为最简与或式为。21.TTL或门的多余输入端应接___电平。22.逻辑函数F=A⊕B，它的或与表达式为。23.RS触发器，若R=S，则可完成触发器的逻辑功能。它的状态为Q3Q2Q1Q0=。四位同步二进制减法计数器的初始状态为Q3Q2Q1Q0=0101，经过9个CP时钟脉冲作用后，26.A/D转换器输出的二进制代码位数越多，其量化误差。25.触发器能将缓慢变化的非矩形脉冲变换成边沿陡峭的矩形脉冲。27.若存储器有10根地址线和8根数据线，则存储器容量为。28.PLA的基本电路结构是一个与逻辑阵列和一个可编程的或逻辑阵列。29.8421BCD编码为(00110100)8421BCD的十进制数是。成该操需要时间。30.某移位寄存器的时钟脉冲CP频率为10KHZ，若将存放在该寄存器中的数据右移8位，完32.CMOS门电路的闲置输入端不能。31.给128个字符编码，至少需要位二进制数。33.触发器在某一时刻的输出状态，不仅仅取决于当时输入信号的状态，还与状态34.一个4位移位寄存器，经过个时钟脉冲CP后，4位串行输入数码全部存入寄存器。35.同步时序逻辑电路中所有触发器的时钟端应。36.A/D转换器输出的二进制代码位数越多，其转换精度。37.数码10000111作为自然二进制数时相应的十进制数为。38.PLA的基本电路结构是一个可编程与逻辑阵列和一个或逻辑阵列。39.8421BCD编码为(00110100)8421BCD的十进制数，它转换为二进制数是。将模拟量转换为数字量，采用________转换器。45.逻辑函数的表达式是唯一的。42.2n选1数据选择器有位地址码。43.存储容量为1024×4位RAM，其地址线有条。44.数码10000111作为自然二进制数时相应的十进制数为。41.逻辑函数FCDCEFCDCE变为与非--与非式。三． 基本电路精品文档精品文档17.试用八选一数据选择器实现逻辑函数 F(ABCD) m(0,1,7,9,12)。分析图示电路写出输出的逻辑表达式7.试用八选一数据选择器实现以下逻辑函数 F(ABCD) ABC BCD ABC ABCD试用八选一数据选择器实现逻辑函数FABCABDABCBCDABD8.试用3线一8线译码器 74LS138生成多输出逻辑函数： Y1 AC Y2 ABC ABC BCY3 BC ABC18.试用3线一8线译码器 74LS138生成多输出逻辑函数： F1 AB BCF2 m(2,5,7)23.试用3线一8线译码器 74LS138生成多输出逻辑函数： F1 ABC ACF2 ABC ABC画出用3－8线译码器和门电路生成多输出函数的电路图，多输出逻辑函数为Y1 ABC BC Y2 AC BC试用可编程逻辑器件PLA产生如下一组组合逻辑函数，画出阵列图。Y3 ABCD ABCD Y2 AC BD Y1 A B用可编程逻辑器件PLA产生如下一组组合逻辑函数，画出阵列图。Y1 AB AC BC CD Y2 AB AC BC试用PROM实现一组多输出逻辑函数，画出存储矩阵的点阵图。F ABC ABC F ABCD BCD ABCFD ABCD ABCD1 2 3用PROM设计一个组合逻辑电路，用来产生一组逻辑函数，画出存储矩阵的点阵图。Y1(ABCD)(m0,2,3,1Y4()ABCD)m(1,5,9,11)1精品文档精品文档分析如图74LS161电路，画出电路的状态转换图，说明构成的是几进制计数器？分析图示计数器电路，说明多少进制计数器，并列出状态转移表。分析示计数器电路，说明多少进制计数器，并列出状态转移表40.图示电路为可变进制计数器，试分析当控制变量 M＝1和M＝0时，各为几进制计数器 ,