sopc学习avalon总线谢谢你选择LYCEDA开发板

AvalonAvalon632位）。当一次其他的主从设备间开始新的事务。Avalon总线也支持一些高级功能，如“延迟lonSOPC而不需要处理器在数据传输路径上从外设将数据读入器。Avalon总线上，PLDAvalon模式。Avalon总线（及整个系统）的性能可以通过使用标准的同步时序分析技同步接口AvalonAvalonAvalon周期进行译码。内址译－Avalon总线自动的为所有外设产生片选（ChipSelect）信号，大大的简化了Avalon外设的设计。多主设备总线结构AvalonAvalon总线自动产生仲裁逻辑。基于向导式的配置－方便使用的图形化向导引导用户完成对Avalon总线的配置（增加外设，确定主/从关系，定义器映射）。量－Avalon总线自动处理数据位宽不匹配的外设间传送数据的细节，便于在多总线周总线传位）或一个字（32位）。流传带有延迟的读DMA，CPUDMASOPCBuilderAvalonSOPCBuilder是Al 开发的一款系统生成和集成工具。SOPCBuilder所产生的片上电路系统模块包括Avalon总线、主外设和从外设。SOPCBuilder提配置外设及配置Avalon总线将外设连接起来。这样，SOPCBuilder自动的创建并连接HDL模块，便可以实现用户PLD设计的每一个部分。系统模考虑在可编程上实现用户自定义系统的结构，其中一部分是由SOPCBuilde块的外部逻辑可以包含用户Avalon外设及其他的和系统模块不相关的用户逻SOPCBuilder到Avalon总线的接口及在系统模块中的用户自定义的和外设相连的接口。Avalon模图1. PLD上集成用户逻辑的系统模Avalon总线模块是任何一个系统模块的“”。它是SOPC设计中外设通信的主要路径。Avalon和，是其将外设连接起来并构成了系统模块。Avalon总线结构，其可以为设计者外设之间的相互连接而改变。AvalonSOPCBuilderAvSOPCBuilder将处理器和其他Avalon外设自动地集成于一个系统模块之中。设计者对Avalon总线的注意力通常限于与用户AvalonAvalon（Avalon）PCB板上的的，金属总线。（见图2）这就是说，Avalon总线模块的端口可以2.Avalon总线模块框图－范AvalonAvalon产生等待状态（Wait-State——等待状态的产生拓展了一个或多个周期的总2.Avalon总线模块框图－范Avalon）32的主设备从一个16位的器中读数据的时候，动态总线宽度可以自动的对1中断优先级（Interrupt-Priority分配——当一个或者多个从外设产生中断的时候，Avalon总线模块根据相应的中断请求号(IRQ)来判定中断请求。延迟传输（LatentTransfer）能力——在主、从设备之间进行带有延迟传输的逻辑包含于Avalon总线模块的内部。流式读写（StreamingReadandWrite）能力——在主、从设备之间进行流传输使能的逻辑包含于Avalon总线模块的内部。AvalonAvalonAvalonAvalonAvalonAvalonAvalon线的外设将被分配的端口。除了连接于Avalon总线的地址、数据及控制端应用。Avalon外设要么是主外设，要么是从外设。主外设可以于Avalon上开启总线传输，其至少有接于Avalon总线模块的主端口。主外设也可以有一个从端口其允许此设备接受其他连接于Avalon总线的主设备开启的总线传C环境中，，区分以下Avalon总线主设备/从设备的外设类型是十分重要的。系统模块内SOPCBuilder设的设计文件，SOPCBuilderAvalonAvalon系统模块外Avalon外设需要某些粘连逻辑（gluelogic）Avalon主端口（Master主端口是主外设上用于开启Avalon总线传输的一系列端口的集合。主端口于A从端口（Slave文所提及的所有从设备传输都是指单独的从端口的Avalon总线传输。主-从端口对（Master-Slave作用。主、从端口之间的连接（这就构成了主-从端口对）SOPCBuilderPTF件、SOPCBuilder开AvalonSOPCBuilder（GPTF文件。PTF文件是一个文本化的文Avalon外设端口（如读使能、写使能、写数据等然后，PTFHDL（RTL）描述。lderSheet）和“SOPCBuilderPTF文件参考手册”（SOPCBuilderPTFFileReferenceManual）Avalon 总线传输AvalonAvalon总线模块传输数据所Avalon总线规范提供了各种选项来剪裁总线信号和时序，以满足不同类型外设的需要。Avalon口的基本传输模式是所有Avalon主传输的基础。主端口接口与从端口接口当讨论Avalon总线传输时，必须注意讨论的是总线的哪一边，是主端口接口Avalon总线Avalon信号在达到稳定前会变化多次人。就像所有同步设计考虑一些额外因素：由于Avalon总线模块的同步操作，Avalon信号只AvalonAvalon总Avalon总线时钟触发，信号只要在捕获时钟上升沿之前达到稳定就可以了，Avalon总线时序图中不会描绘精确的时间信息。类似地，Avalon总线传输达到的最高Avalon总线AvalonHDLAvalon总线模都共组固定的.预先设计的金属线路，而Avalon总线与此不同：SOPCBunPTFPIO从外设只需要定义名，也可以遵照系统级名规范采用不同的名称。下面章节中讨论的Avalon总线传输时会涉及到一些Avalon信号，例readdata信号和irq信号。在这里1.1Avalon从端口可用的信号类型。信号的方向是从外设的角度定义的。例如时钟信号clk（方向为in）对于从外设来说是输入信号，而对于Avalon总线模块来说是输入信号。1.1部分Avalon从端口1系统模块和Avalon总线模块的全局时钟信号。所有总线传1-1读传输中输出到Avalon总线的数据线。当从端口不输出据11写传输中来自Avalon总线的数据线。当从端口不接收数11并发多主端口的AvalonAvalonAvalonAvalon总线的并发多主端口功能时，Avalon总线模块不需要额外的特殊信号。当多个主外设试图同时同一个外设时，Avalon总线模块内部的从端口仲裁逻辑会被用来解决。仲裁机制对于Avalon总线外设完全是透明的。因而，不论是否使用了仲裁，应用于主端口和从端口的Avalon总线传输协议是相同的。计，任何Avalon外设在单主端口和多主端口结构中都可以使用。Avalon从传输的Avalon总线信2列举了外设的从端口与Avalon总线间接口的信号类型。信号的方向是2Avalon从端口信Signal1 clk。只11从端口必须忽略所有的Avalon1-来自Avalon总线模块的1在每个新的Avalon总线传输的第一个总0,2,字节使能信号，在宽度超过8位的11–读传输中输出到Avalon总线的数据线。当11–写传输中来自Avalon总线的数据线。当该信号，write信号也必须使用1迟1时暂停Avalon总线模111”11平有效，而read_n为低电平有效。AvalonAvalon从端口传输的基础。所有其它的从端口传AvalonAvalon总线模块传输4.1Avalon基本读传输中，总_nread_n信号。Avalonaddress进行译码，产生片选并驱动从端口的chipselect信号。一旦chipselect信号有效，从端口在数据有效时应readdata输出。最后，Avalonrea例 基本从端口读传Addressread_n信号有效片选有效后，从端口在第一个总线周期内必须返回有效数据 Avalon总线在下一个clk上升沿捕获readdata，读传输到此结束。另一Avalon总线提供数据。为使传输正常工作，readdata外设的从端口还可以使用字节使能信号byteenable_n,对byteenable_n的解释是由外设决定的。在最简单的情况下，从端口可以忽略byteenable_n,每当read_n有效时总是驱动所有的字节段。Avalon总线模块在每次读传输中捕获readdata的全部位宽度。如果在读传输中某个字节未使能，其返Avalon总线当chipselect无效时，从端口必须忽略所有其它输入信号，其输出信号没有必要置为高阻。此外，chipselectread_n的下降沿不能用作读传输开数据的外设。例如，若指定了一个等待周期，Avalon总线模块在提供了有效的地址和控制信号后，会等待一个时钟周期再捕获外设的数据。Avalon总线模块有等待周期，外设不必在第一个总线内提供readdata。第一个总线周期是第一在第三个也是最后一个时钟上升沿，Avalonreaddata。Addressread_n信号有效步的，它可以在clk上升沿捕获address、read_n、和chipselect;从端口在第二个总线周期内返回有效数据例 具有一个固定等待周期的从端口读传PLD设计4.3显示了具有多个等待周期的从端口读传输。它和例4.2几乎是一样的，只是Avalon总线在由外设获取readdata之前等待多于一个总线周期。Avalon总线tread_n信号有效后，从端口waitrequestwaitrquestwaitrequest失效后的下一个clk上升沿捕获readdata。Avalon总线模块没有超时机制来限制从端口暂停总线的时间。Avalon总会使waitrequest无限期地保持有效。时序说明：Addressread_n信号有效（F-G）waitrequest一直保持有效，可以占用任意多个总线周期Avalon总线在下一个clk上升沿捕获readdata,读传输到此结束。另端口，不影响连接到Avalon总线模块上的其它外设。在大多数情况下，产生waitrequest信号的外设是片上同步外设，不需要考虑建立时间和等待时间。Avalon总线模块按照用户设计或者外设默认，能够自动满足各个从端口信addressChipselectNadd（一个与门）完成总线传输所需的总线周期的总数取决于建立时间和等待周期的总线周setp_Tme2”ea_at_Sttes”36231.5时序说明：clk上升沿标志着建立时间总线周期结束，并开始总线等待周期clk上升沿标志着总线等待周期结束（H）Avalonclkreaddata,读传输到此结束。例 具有建立时间的从端口读传在Avalon基本从端口写传输例4.6 Avalon总线模块提供address、writedata、byteenable_n和write_n信号，然例 基本从端口写传 和输的时序不适合于异步外设，因为包括write_nchipselect在内的所有输出信当writedata比一个字节宽时，字节使能信号byteenable_n可以写入特定的段。Byteenable_n通常用于片外的16位或32位字寻址的器设备。当写入单个字节数据时，addressbyteenable_n精确4.3byteenable_n的一些例子，其中假定从端口是一个32位的外部器。表 32位从端口字节使能的使byteenable_n[3:0]写行为Writefull32-Writelower2Writeupper2Writebyte0Writebyte2同点只是信号的时序：Avalon总线模块在每次总线传输时都会插入固定数量的address、writedata、byteenable、write_nchipselect信号。这和基本写

从端口在该clk上升沿或之前捕获writedata、address、byteenable_和waitrequest信号，它是一个从端口的输出信号。Avalonaddress、writedata、byteenable_n、write_n、和chipselect信号，这和基本写传输开始时一样。从端口若需要额外的时间来捕获数据，它必须在下一个时钟上升沿之前设置waitrequewaitrequest无效后，总线传输在下一个时钟上升沿结束。AvalonAvalon总线模块被暂停后，系统模块内的某个主外设也被暂停，并等待着从端口读设必须保证不会使waitrequest无限期地保持有效。 st有效，这n信号保持不变；（F-G）waitrequest一直保持有效，这可以占用任意多个总线周期写传输在下一个clk上升沿结束。另一次总线传输可以开始于下一个端口，不影响连接到Avalon总线模块上的其它外设。在大多数情况下，产生waitrequest信号的外设是片上的同步外设，不需要考虑建立时间和等待时间。4.8write_naddress、byteenable_n、wretedata和chipselect信号需要稳定一段时间。一个非Maddress、byteenable_n、wretedatachipselect信wretedatachipselectNchipselect不受建立write_nchipselect都要求有建立时间和tates=”3”Hold_Time=”2”,8个总线周期来完成传输:2个总线周期的建立时间，3个总线周期的等待周期，2个总线周期的保持时间，1个总线周期4.9 clk上升沿标志着建立时间总线周期结束 readyfordata有效来表示它已准备好接受Avalonreadyfordatadataavailable有效时才会发起传输的随时向从端口发起传输，不管从端口是否为流模式端口。例如，Avalon总线模即使此时另一个来自流模式主端口（DMA控制器）dataavailableendofpacket信号有效。此信号通Avalonendofpacket信号的解释取决于用户设计。Endofpacket信号不保证Avalon总线模块会停止到从端口的传输流。例如，endofpacket可以用作包描述器，使得主外设能在一个长的数据Avalon总线模块能够通过在一个clk上升沿设置chipselect有效来开始一次读传在传输结束后，如果外设不能立即为以后的读传输提供数据，则必须置dataavailable无效Avalon总线模块不会试图在下一个clk上升沿发起另一次从端口的chipselect、read_n、addressbyteenable_n置为无效。因此，在dataavailable再次置为有效之前，Avalon总线不会对该从端口发起另一次读传输。如果流模式主端口在从端口的dataavailable无效时发起了一次读传alon总线模块readdataendofpacket有readdataendofpacket。从端口可以每次传输都使endofpack失效以无限期地使endofpacket有效等待主端dataavailableAvalon总线模块以及主端口等待。此后从端口再次设置dataavailable失效，Avalon总线模块继续从端口数据。在本例中，注意作在寄存器控制的外设是常见的，例如UART和SPI。例4.17中的从端口在使dataavailable失效之前的最后一个数据单元上设置endofpackete有效。这不是必须的，endofpacketdataavailable以及主外设dataavailable仍旧有效时，Avalonc例 流模式从端口读传总线模块在readyfordata无效时不能发起传输。当readfordata有效时，Avalon总线模块能够通过在一clk上升沿设置chipselectaddress有效来开始一次写传输。这与其Avalon总线写传输相似。Write_n、byteenable_nreaddata的时序与一般的从端口写传输相同。基于系统PTF文件中的，传输可以readyfreadyfordataAvalonchipselect、write_n、addressbyteenable_nreadyfordata再次置为有效之前，Avalon总线模块不会对该从端口发起另一次写传输。如果流模式主端口在从端口的readyfordata无效时发起了一次写传输（或继续地起连续的传输），Avalon总线模块会