硅通孔tsv结构三维堆叠芯片封装的热力特性仿真与优化设计

摘随着电子封装技术的快速发展，叠层封装已逐渐发展成为先进封装领域的主流技术之一。含有硅通孔结构的三维堆叠封装是极具发展潜力的技术，硅通孔的连接方式无需引线键合，能够有效地缩短互连距离，降低信号在的传输过程中的延迟与损失，提高带宽与信号传输速度；同时，也能显著降低的功耗，减小封装的体积，实现器件和产品的微型化。本工作将主要研究三维封装中硅通孔结构的热-力特性。本文研究主要利用ANSYS软件通过有限元分析法对三维堆叠封装中硅通孔结构堆叠封装模型，模型中的焊点部分采用Anand粘塑性本构模型；然后模拟了所建模型模拟结果表明，在下层阵列中处于对角线位置最靠近外侧的焊点是最部位，最大58.2P，最有可能在温度变化时出现裂纹、交界面分层等缺陷。在优化设Sn-3.-0.5u(S305)Sn-3.5Ag劳但材料价格也更高在硅通孔结构中加入SiO2绝缘层之69.7%.证明加入层有利于提高封装结构的可靠性。减小硅通孔的半径也可使系统等效应力应变值有所减小，但是变化幅值不大，因此硅通孔结构设计时可以根据工艺要求和结构可靠性设计需要选择合适的硅通孔尺寸。Withtherapiddevelopmentofelectronicpackaging,three-dimensional(3D)chippackaginghas ethemaintechnologyofpackagingareassoastomeetthedemandforhigh-density,multifunctionandhighreliabilitydevicesandproducts.3Dstackedchippackagingwiththroughsiliconvia(TSV)structureisofgreatpotentialfordevelopmentoftechnology.Comparedtothetraditionalwirebonding,theTSVstructurecaneffectivelyshortenthedistanceofinterconnection,reducesignaldelayandlossduringtransmissionofchips,improvethebandwidthandsignaltransmissionspeed,sewellasreducethepowerconsumption,volumeofthepackage,andhaveminiaturizationandmulti-functional,high-performanceandhigh-densitycharacteristics.Thermo-mechanicalcharacteristicsofTSVstructurepackagearethemaincontentofthisthesisstudy.Inthisthesisstudy,thesimulationofTSVstructured3DstackedchippackagewascarriedoutbyANSYSsoftwareinordertoinvestigatethethermo-mechanicalcharacteristicsinservice.Atfirst,athree-layer5×5fullarrayTSVstructured3Dstackedchippackagemodelwasestablishedandthethermo-mechanicalcharacteristicsofthemodelwithtemperaturecyclesweresimulatedandoptimized.Then,themostdangerouspositionofthepackagingsystemwasidentifiedbyyzingtheresults.Finally,somesuggestionswereputforwardwithchangingthegeometricalormaterialparametersoftheTheresultsshowthatthepositioninthelowerarray(i.e.,thelayerincontactwiththesubstrate)ofsolderjointsinadiagonalpositionclosesttotheoutsideismostdangerous,andtheumequivalentstressreaches58.2MPa.Themostdangerouspositionismostlikelyto ethecewheredefectsoriginate,suchascracksandinterfacedelamination,whensubjectedtotemperaturechanges.TheoptimizationdesignresultsshowthatthesolderjointspreparedbyrecingSn-3.0Ag-0.5Cu(SAC305)solderwithSn-3.5Agsolder,despiteitshighercost.ThepackagingsystemcanbeofhighreliabilitywhenaSiO2insulatinglayerwasaddedinTSVstructure.BoththestressandstrainofthesystemdecreasealittlewhentheradiusofTSVisreduced,sotheappropriatesizeinTSVscanbeselectedtosatisfytheprocessrequirementandstructuralreliability. 目摘 第一章绪 研究背景及意 TSV结构三维封装概 TSV结构的关键要 TSV工艺流 三维封装可靠性的检测方 三维封装的仿真模 本课题的研究内 第二章热-力特性的有限元分析方 有限元分析方法简 有限元分析法的基本思 有限元分析中传热的数学模 ANSYS软件的分析流 ANSYS软件的热-力特性分 本章小 第三章硅通孔结构三维堆叠封装的热-力特性模 模型描述和参数选 有限元模型的建 SAC305钎料的Anand粘塑性本构模 模型的单元描 硅通孔结构三维堆叠封装的材料参 温度循环条 求解与结果分 计算结 三维堆叠封装模型中的焊 单个硅通孔结构封装的多次温度循环分 本章小 第四章硅通孔结构三维堆叠封装的优化设 焊点材料的优化选 SiO2绝缘层对三维堆叠封装热应力的影 硅通孔尺寸的影 本章小 结 研究结 存在的不足之处与进一步研究建 参考文 致 第一章绪论流技术之一。叠层的三维(ThreeDimension,3D)封装技术让封装从原来的平面封了垂直方向的堆叠封装含有硅通孔(ThroughSiliconVia,TSV)结构的三维堆ANSYS软件进行仿真模拟。ANSYS软件利用的是TSV能达到的最大密度，而提升的性能等需求的逐步提高则势必会进一步增加著地提高性能及设备的封装密度[1]。硅通孔结构最开始是由WilliamShockley提出1956年度物理学奖。下图1-1是其在1958年申请专利时的原理图，展示了硅衬底1-1(b)13的位置即为硅通孔[3]。(a)扩散的杂质到晶片形成场效应或场效应晶体 (b)装置一端的图1- WilliamShockleyTSV概念TSV结构的关键要硅通孔结构的三维堆叠封装主要有五个关键的要素缺点。选择合适的堆叠方式由很多因素决定，比如尺寸、互联密度、平整度、成品率、制作条件等[4]三维封装的主要键合方法有：面对面(FacetoFace,F2F)键合和背对面(FacetoBack,F2B)键合[5]，如图1-2所示。“面”指的是的有源正面，而“背”则指的是基板背孔指在互补金属氧化物半导体(ComplementaryMetalOxideSemiconductorCMOS)之前形成硅通孔，中通孔指在后段制程(Back-endofline,BEOL)之前CMOS之后形成硅通孔，BEOL之后形成硅通孔[7]1-31-4图1- F2F和F2B的三维键合的图解说明图1- 图1- 情况下的对准都是必要的[8]晶圆背面的基体材料可能是绝缘体上的硅(SilicononInsulatorSoI)也可能是块状硅。晶片的基体材料减薄可以降低硅通孔的电阻，改进的散热效果。晶圆减薄主要有四种基本的方法：机械研磨、化学机械抛光(ChemicalMechanicalPolishing,CMP)、湿法刻蚀及常压下游等离子体中腐蚀(AtmosphericDownstreamsma,ADP)、干法化学刻蚀(DryChemicalEtching,DCE)[9]。TSV图1- TSV的工艺流程 图1- 表1- 5-50-0.1-5-0.1-表1- TSV制作设备硅通孔刻[12]。通孔刻蚀可以使用镭射钻孔法或深反应离子刻蚀(DeepReactionIronEtching,DRIE)，利用DRIE的方法制作硅通孔是最普遍的法。对于微机电系统(Micro-Electro-MechanicalSystem，MEMS)的新兴产品超过十年的发展，都是基于有高度气体解离效应的电感耦合等离子体(InductiveCoupledsma，氧化物沉[12]硅通孔填用的两种硅通孔填充材料[15]表1- 铜钨镍√××××√√？-√CTE×√√√√×√特别地，如果采用铜作为填充材料而硅作为衬底材料，为了铜原子在硅衬底基片的减为了晶圆减薄，晶圆装置（硅转接板）暂时键合在一个载体晶圆上[17]艺（ECD以及化学机械抛光）[12]这和铜CTE3ppm/K17ppm/K）导致了硅通孔中产生较大的拉应力。这些应力[21]校准）间接测得。要考虑的硅通孔可靠性的一个关键因素就是随着时间的推移，硅Id三维封装的仿真模硅通孔结构的三维堆叠的模拟仿真与优化对三维封装的发展有着至关重要的作用。利用软件进行模拟可以显著地提高三维封装这种微型化技术的发展效尽管由于三维封装是依靠在不成技术上而一些严峻的考验，但是其微型化的特点以及具有良好的性能，实现单个和多层之间堆叠后的短距离垂直互联，使得三维封装具有很大的研究价值。然而因为硅通孔和微型凸点的体系的研究。他们建立了三维封装的仿真模拟模型，这个模型是在热循环加载以及弯确保单位面积内一定数量的I/O并减小电阻。与单层结构相比，垂直多层结构更加不稳析来检测铜柱凸点和Sn-3.5Ag焊点的不同模型的键合界面的热力学应力的改变[23]。在微电子的3D转接板技术中用到了模拟晶元或者很薄的的弯曲分析在倒装封装中大型里可以包含小直径(65μm80μm)的铜柱凸点。而要做到这一点必须控制凸点的变形及其微观结构尤其是需要避免在大于等于410mm2时发现凸点等缺陷。同时也通过温度循环证实了在大/倒装封装设备中铜柱凸点的可靠性[25]ANSYS(TSV)结构三维(3D)堆叠封装的有限元模型TSV结构三维封装系统在不同服役条件下（包括温度循环TSV几何形状、尺寸以及封装材料（焊点材料）等第二章热-现在对单以及多封装的热设计软件有多种，ANSYS软件作为以有限元分有限元分析法的基本思20世纪四十年代的时候提出，但是当时的计算主要是靠有限元法的基本思想就是要把所分析的一个物体假想地分为一个由有限个单元构成的组合体，这个过程称为离散化。这些被分割的单元只在它们的各个顶角相互连接，也不能够互相所以各个单元间递内力也是只能够通过结点的作用而这有限元分析中传热的数学模ρc𝜕𝑇=𝜕

𝜕𝑇)+

𝜕𝑇)+𝜕

𝜕𝑇)+

(2-

𝑥𝜕𝑥

𝑦𝜕𝑦

𝑧 部热源的密度；c是材料的比热容；t是时间。x、y、z方向单位时间内传入该物体的热量，方程右边的最𝜕2𝑇+𝜕2𝑇+𝜕2𝑇+𝜌𝑞𝑖= 温度边界条件。即第一类边界条件，给定了边界上温度分布的大小，即𝑇𝜏=𝑇0(𝑥, ,热流边界条件。即第二类边界条件，给出了边界上热流的密度分度，即

=

(2-式中：n指的是热流的方向，也就是边界的外法线所指的方向，q0是已知的边界热流的换热边界条件。即第三类边界条件，给出了介质同边界之间换热的大小

+𝛼(𝑇−

)= (2-式中：Tm是介质的温度，α是换热系数。

+𝛼(𝑇−

)−

= (2-ANSYS本文利用的是ANSYS软件的MechanicalAPDL模块来进行硅通孔结构三维堆叠芯模型可以使用ANSYS自带的功能进行建模，也可以先利用其它软件（如CAD、Pro/E、Solidworks等）ANSYSANSYS参数化设计语言(AnsysParameterDesignLanguageAPDL)编程进行建模。建立的模型可以根据需要选SOLUTION求解器中选取相应的分析类型以及POST1POST26时间历程后示在某一选定时间点选择模型的求解结果，POST26适用显示模型上某一选定点在整个本文将利用SS15.0软件对硅通孔结构三堆叠封装的热-力特性进行仿模拟，同时会对模型的优化设计提出一些建议。ANSYS软件的热-ANSYS软件进行的热-𝑄−𝑊=∆𝑈+∆𝐾𝐸+∆𝑃𝐸 其中：Q为热量，W为做功，ΔU为系统的内能，ΔKE为系统的动能，ΔPE为系统的势在大多数工程领域的传热问题研究中，ΔKEΔPE0，同时也认为是没有做功W0，最后上述方程简化为：Q=ΔU。的系统的热量。在瞬态的热分析中：𝑞=𝑑𝑈q温度，T0F(a,ΔT)。第二，物体在温度变化是受到的约束第三章硅通孔结构三维堆叠封装的热-力特性模电阻值也随之而提高，导致讯号无法传递，最终使得失效。影响硅通孔结构中热应形状和尺寸等。由于硅通孔很小，又具有复杂的电热力耦合作用，利用实验进行可ANSYS这种在该领域使用很广泛的有限元分构的三维堆叠封装的热-力性能方面的问题进行快速判断并通过分析进行优化改进。层和扩散阻挡层的影响，在模型中TSV结构仅为填充金属；3）暂且不考虑印制铜线等建立一个三层5×5全阵列的堆叠模型为研究对象，硅通孔的半径为5μm，高度为50μm，间距为100μm，焊点为腰鼓状，高度为10μm，焊点与的接触角为15，500μm×500μm×180μm600μm×600μm×60μm。因为该模型具有良好的对称性最初先建立四分之一硅通孔结构的有限元模型如图3-1所示，整体堆叠的模型如图3-2所示。该模型中的焊点部分采用的是Anand粘塑性本构模型，材料的单元类型的选择是VISCO107，硅通孔部分、以及基板的材料模型均为图3- 图3- 通孔结构三维堆叠封装模型进行网格划分，如图3-3所示；图中展示了整体有限元模型、四分之一硅通孔结构、印制电路板（PCB基板、硅片、硅通孔以及焊点的网格划分情况。整个模型含有的单元总数为175800个。 PCB基板（FR-4板）的网格划 图3-3 硅通孔结构三维堆叠封装模型的网格划分SAC305钎料的Anand粘塑ANSYS软件对焊点进行有限元方法分析计算焊点内部的应力以及应变的状态的变化。模拟中焊点用到的材料是Sn-3.0Ag-0.5Cu(SAC305)，其为217C(490K)[26]，而测试所用到的温度（模拟其工作温度）达到焊料的0.61倍，焊等[27]1982年利用金属的高温变形机理并通过单一的内部变量描述所分析材料的非弹（使用该模型可以减少有限元模拟消耗的时间。在求解高度非线性的有限元问PU时间。而利用该模型在求解时，不会严格限制每一个实践步长的非弹性变形量，可以减少消耗的时间，从而更加稳定迭代计算的过程。Anand本构方程能够较为全面地展示材料与温度、载荷加载速度、加工硬化及动态晶粒的尺寸效应、固溶强化等的关系。下式（3-1）到式（3-4）Anand方程，如下

(3- 𝑄(3-=A(m√sinh(ξσ/s))exp 𝑑𝑠={ℎ(|𝐵|𝑎)𝐵}

(3-

B=1−

(3-𝑠=

exp

(3-其中，式（3-1）为流动方程，式（3-2）dεp/dt是等效塑性应变率；Q/k是Boltzmann激活能；σs成线性相关；ξ是应力系数；m是应变率敏感指数；A是常数；h0是硬化常数；a是应变率敏感指数；s*s的饱和值；ŝ是变形阻抗饱和值的系数；T是绝对温度；n是饱和值应变率的敏感指Anand9s0（s的初始值、Q、A、ξ、m、h0、ŝ、n、a9个参数就可以利用有限元分析的方法模拟焊点部分的应模型的单元描SOLID186203-4所示。该种单元xyz三个方向的平移自由度。SOLID186图3- SOLID186实体单VISCO1073-5所示。拥8x、y、z三个方向的平移自由度，可根对焊点的分析是利用Anand粘塑性本构模型，因此选择了VISCO107单元。图3- VISCO107实体单硅通孔结构三维堆叠封装的材料参SAC3053-6所示。图3- 所分析的硅通孔结构的三维堆叠封装中所用到材料的属性如表3-1、表3-2所Anand9个材料参数。表3- EγCu(表3- SAC305焊料的Anand粘塑性本构模型用到的材料参数s0-A(sξmh0nα2本文进行有限元模拟时的载荷条件是根据电子工程设计发展(ointEletronviceEngineringounil，EE)2009ES2-D的温度循环确定，该温度循环标准是用来试验确定组件或互联器件在受到交替温度的极限变化时对其所产25℃，27325125℃，升1801255min125℃降温至-405min，在-40℃保5min，最后从-402510在-40℃~1251903-7所示。 TIME TEMPERATURETEMPERATURE0--图3- 计算结ANSYSAPDL参数化设计语言建立了上述的硅通孔结构三维堆叠了表征。通过通用后处理/POST1查看该模型的等效应力分布和等效应变分布的云图，3-83-9所示。维堆叠封装模型点的等效应力的最大值是186.0MPa，最小值是429.5Pa，等效塑性应变的最大值为0.043μm，模型的最大位移是0.053μm。该模型的等效应力分布图3- 图3- X轴方向的位 Y轴方向的位 Z轴方向的位移 图3-10 结构中 经过一热循环后的位移得到解释。图3-10是有限元模拟得到的在经历一次热循环后在不XYZ方向的位移则会三维堆叠封装模型中的焊因为焊料在温度循环过会产生一定的塑性变形，它的应力状态会相对复杂，所以整个封装模型的模拟结果是以节点的等效应力表征的。从硅通孔结构三维堆叠封孔和和焊点的界面处。硅通孔里面的填充材料铜以及部分硅的力学性能相对焊点处无铅焊料SAC305而言会更高一些，所以在封装互联中焊点的位置往往是最 图3-11 3-图3- 3-图3- X轴方向的应力分 Y轴方向的应力分 Z轴方向的应力分布 图3-15 58.2Pa（3-12。地方，最大值达到了58.2MPa。图3-13和图3-14分别展示了焊点在历经一次温度循环以后的位移情况和等效应变分布，图3-15则展示了焊点在X、Y、Z三个方向的应力分布云图和等效应力分布的结果焊点在最拐角处主要是因为在温度变化的过，和PCB板都朝着中心约束方向在收缩，而PCB板的热膨胀系数比的热膨胀系数大很多，所以PCB板较而言会产生更大的收缩量，从而导致了焊点的环加载下的位置。。3-16所示。图3- 图 图3- 图3- 3-175176.6MPa0.00199μm284.3MPa0.00228μm389.3MPa0.00247μm492.6MPa0.00262μm595.0MPa0.00274μm3-183-19分别展示了五次温度循环最大等效应力值和最大位移的表明封装结构在服役过使用的次数越多，受到热循环的加载后就越易出现裂纹、ANSYSAPDL参数化编程语言建立了一个三层VISCO107SOLID186单元，对模型进行网格划分以后施加相应的第四章硅通孔结构三维堆叠封装的优化设在第三章中已经对一个三层的5×5全阵列的硅通孔结构三维堆叠模型进行了模拟分析，也找出了在整个封装模型中可靠性的部位，这是最有可能导致封装系统受到热应力作用的主要原因就是封装中所用到的材料的热膨胀系数的差同的焊点材料的使用对硅通孔结构三维堆叠封装热-力性能的影响。在第三章的模拟中，焊点部分的材料用到的是S305，在本节将焊点部分的材料替换为Sn-.5ASn-3.5Ag共晶合金。虽然该系的焊料具有良好的润湿性和力学性能，但是因为AgSn-3.5Ag是96.5%的Sn3.5%Ag，主要应用在回流焊的工艺中。4-2SAC305Sn-3.5AgAnand粘塑性表4-1硅通孔结构三维堆叠封装中的材料参EγCu(表4- SAC305焊料的Anand粘塑性本构模型用到的材料参数s0A(sξmh0nα2Sn-3图4- 焊料为Sn-3.5Ag的封装的等效应力分布图4- 焊料为Sn-3.5Ag的封装的等效应变分布X轴方向的位 Y轴方向的位 Z轴方向的位移 图4-3 图4- 图4- 图4- X轴方向的应力分 Y轴方向的应力分 Z轴方向的应力分布 图4-7 如图4-1和4-2所示根据SS软件对焊料为Sn-3.5Ag的封装模型的计算结果图4-3是有限元模拟得到的在经历一次热循环后在不同方向产生的位移和总的位移在经过一次温度循环后整个硅通结构的三维堆叠封装模型点的等473.0P362.7P0.021μm，0.031μm力水平大多数都很小同样地如图4-4展示了焊点的位置及其等效应力分布云图，图4-5和图4-6分别展示了焊点在历经次温度循环以后的位移分布和等效应变分布，图4-7则展示了焊在、Z个方向的应力分布情况和等效应力分布的190.0Pa52.1Pa473.0P473.0MPa即此处是整个模型可靠性的部位，可以将称此处为该封装模型在热循环加载下的位置。与焊料为SAC305的封装模型的模拟结果比较，焊料为Sn-3.5Ag的封装造成结果的不同主要是因为Sn-3.5Ag和SAC305力学性能的不同。查阅资料，可以知道，伴随着热循环的周期次数的增加，SAC305和Sn-3.5Ag的剪加量最慢。在温度循环整个结束之后，Sn-3.5Ag的热疲劳是最大的，SAC305的寿命最低，说明使用Sn-3.5Ag作为焊料能够为整个封装系统带来更高的可靠性[29]。TSV结构仅为填充金属的基础上建立的。扩散阻挡层主要是用来阻挡铜原子在铜硅界面处扩散到硅中去，往往是Ta和Ti的氮化节的模型中考虑将介质层加入模型中进行分析比较。硅通孔结构中的介质层一般选用SiO2材料。5×5全500μm×500μm×180μm600μm×600μm×60μm。因为该模型具有良好的对称性最初先建立四分之一硅通孔结构的有限元模型如图4-8所示，整体堆叠的模型如图4-9所示。对建立好的含有介质层的硅通孔结构三维堆封装模型进行网格划分，如图4-10所示，分别展示了整体有限元模型、四分之一硅 图4- 图4- 介质层的网格划图4- 层变形均为弹性变形，而焊点部分用到的材料SAC305为粘塑性变形。这五种材料的分布4-11所示。图4- 表4-3是在模型中加入介质层SiO2后封装模型进行有限元模拟分析时用表4- EγCu(图4- 图4- X轴方向的位 Y轴方向的位 Z轴方向的位移 图4-14 图4- 图4- 图4- X轴方向的应力分 Y轴方向的应力分 Z轴方向的应力分布 图4-18 如图4-12和4-13所示，根据ANSYS软件对加入介质层SiO2的硅通孔结构三维堆叠封装模型的计算结果，图4-14是有限元模拟得到的在经历一次热循环堆叠封装模型点的等效应力的最大值是56.3MPa，最小值是89.7Pa，等效塑性0.022μm0.32μm。该模型的等效应力分布云图的点的位置及其等效应力分布云图，图4-16和图4-17分别展示了焊点在历经一次温度循环以后的位移分布和等效应变分布，图4-18则展示了焊点在X、Y、Z三个方34.9MPa。下层阵列（与基板接触的那层）的处于对角线位置最靠近外侧的焊点的34.9MPa。由此推断，此处为交界面分层等缺陷，即此处是整个模型可靠性的部位，可以将称此处为该封装模型在热循环加载下的位置。与没有层的封装模型相比较，加入了SiO2层后的硅通孔结构三维堆叠封装模型的等效应力最大值从186.0MPa降至56.3MPa，降低了69.7%，等效429.5Pa89.7Pa79.1%0.053μm降为了0.032μm，降低了39.6%，这表明在模型中加入SiO2介质层有利于提高封5μm3μm，并进行模拟分析比较。通孔结构的有限元模型，如图4-19所示。整体堆叠的模型如图4-20所示。可图4- 硅通孔结构三维堆叠的整体模4-214-22ANSYS软件对缩小硅通孔半径的硅通孔结构三维堆叠封装模型的计算结果，图4-23是有限元模拟得到的在经历一次热循环后封装模型点的等效应力的最大值是130.0MPa，最小值是131.1Pa，等效塑性应变的最大值为0.026μm，模型的最大位移为0.043μm。该模型的等效应力分布云图的主要颜色为蓝色，表示其等效应力水平大多数都很小。同样地，图4-24展示了焊点的位置及其等效应力分布云图，图4-25和图4-26分别展示了焊点在历经一次温度循环以后的位移分布和等效应变分布，图4-27则展示了焊点在X、Y、Z三个方向点仍然是等效应力水平最高的地方，其最大的等效应力值达到了56.8MPa。由此推断， 为该封装模型在热循环加载下的位置图4- 图4- X轴方向的位 Y轴方向的位 Z轴方向的位移 图4-23 图4- 图4- 图4- X轴方向的应力分 Y轴方向的应力分Z轴方向的应力分布 图4-27 图4-28 图4-28展示了一次温度循环过等效应力的变化过程可以看出等效应力的值范围是180s480s，最低温度为-40℃，对应的时间为780s1080s。如图4-28(a)到(b)的过时间从180s增加到480s，温度保持着125℃，而最大等效应力值从27.5MPa降到了16.6MPa；从图(b)到(c)的过，时间从480s增加到780s，温度从125℃降至-40℃，最大等效应力值从16.6MPa迅速增加到98.0MPa；从图(c)到(d)的过，时间1080s与半径为5μm的硅通孔模型相比半径为3μm硅通孔的封装具有更小的等效SAC305变换为Sn-3.5AgSn-3.5Ag钎料比SAC305有更高的热疲劳，但其材料价格更高。在硅通孔结构中加入层之后，整个封装系统的等效应力值和等效塑性应变值均减小，这表明加入层后有利于提高封装结构的结本文主要利用ANSYS软件通过有限元分析法对硅通孔结构的三维堆叠封装的的可靠性通过改变焊点的材料在硅通孔与的界面增加SiO2介质层以及缩小在研究中通过ANSYS5×5的位置，这主要是因为在温度变化的过，和PCB板都朝着中心约束方向在收缩，而PCB板的热膨胀系数比的热膨胀系数大很多，所以PCB板较而言在优化设计部分，研究结果表明将焊点材料从SAC305换为Sn-3.5Ag后，等效应力值虽然增加，但等效塑性应变值减小；综合比较来看，焊点采用Sn-3.5Ag钎料较SAC305有更高的热疲劳，但前者价格更高；在硅通孔结构中增加SiO2介质186.0MPa56.3MPa69.7%，等效应力的最429.5Pa89.7Pa79.1%0.053μm降为0.032μm，降低了39.6%，这表明在模型中加入SiO2介质层有利于提高封装结构TopolAW,LaTulipeDC,ShiL,etal.Three-dimensionalintegratedcircuits[J].IBMJournalofResearchandDevelopment,2006,50(4.5):491-506.MotoyoshiM.Through-siliconvia(TSV)[J].ProceedingsoftheIEEE,2009,97(1):43-WilliamShockley.SemiconductiveWaferandMethodofMakingtheSame[p].USPatent:3,044,909,filedonOctober23,1958andgrantedonJuly17,1962.KnickerbockerJU,AndryPS,DangB,etal.3Dsiliconintegration[C].58thElectronicComponentsandTechnologyConference(ECTC),IEEE,2008:538-543.XieY.Processorarchitecturedesignusing3Dintegrationtechnology[C].VLSIDesign,IEEE,2010:446-MarinissenEJ,ZorianY.Testing3Dchipscontainingthrough-siliconvias[C].InternationalTestConference(ITC),IEEE,2009:1-11.ChenDY,ChiouWC,ChenMF,etal.Enabling3D-ICfoundryfor28nmnodeandbeyond:through-silicon-viaintegrationwithhighthroughputdie-to-waferstacking[C].InternationalElectronDevicesMeeting(IEDM),IEEE.2009:7-9WindrichF,SchenkeA.FronttobacksidealignmentforTSVbased3Dintegration[C].3DSystemsIntegrationConference(3DIC),IEEE,2013:1-6.KnickerbockerJU,AndryPS,DangB,etal.Three-dimensionalsiliconintegration[J].IBMJournalofResearchandDevelopment,2008,52(6):553-569.SalahK.TSV-based3Dintegrationfabrication:Anoverview[C].InternationalDesign&TestSymposium(IDT),IEEE,2014:253-256.CivaleY,SabuncuogluTezcanD,PhilipsenHGG,etal.Diestackingusing3D-waferlevelpackagingcopper/polymerthrough-siviatechnologyandCu/Sninterconnectbum[C].3DSystemIntegration,IEEE,2009:1-4.RamaswamiS,DukovicJ,EatonB,etal.Processintegrationconsiderationsfor300mmTSVmanufacturing[J].DeviceandMaterialsReliability,TransactionsonIEEE,2009,9(4):524-528.PuechM,ThevenoudJM,GruffatJM,etal.Fabricationof3DpackagingTSVusingSymposiumonDesign,Test,IntegrationandPackagingofMEMS/MOEMS.IEEE,2008:109-WolfMJ,RammP,KlumppA,etal.for3DwaferlevelheterogeneousSymposiumonDesign,Test,IntegrationandPackagingofMEMS/MOEMS.IEEE,2008:123-GuSQ,RayU,LiY,etal.3DTSVintegrationtechnologychallengesforhighvolumeproductionfromfablesssupplychainaspect[C].InternationalInterconnectTechnologyConference(IITC),IEEE,2010:Uk-SongK.Semiconductorpackagehavingmemorydevicesstackedonlogicdevice[p].USPatent:7,834,450,2010-11-16.HuyghebaertC,VanOlmenJ,CivaleY,etal.CutoCuinterconnectusing3D-TSVandwafertowaferpressionbonding[C].InternationalInterconnectTechnologyConference(IITC),IEEE,2010:1-MerchaA,VandersG,MorozV,etal.Comprehensiveysisoftheimpactofsingleandarraysofthroughsiliconviasinducedstressonhigh-k/metalgateCMOSperformance[C].InternationalElectronDevicesMeeting(IEDM),IEEE,2010:2.2.1-2.2.4.DeWolfI,SimonsV,ChermanV,etal.In-depthRamanspectroscopyysisofvariousparametersaffectingthemechanicalstressnearthesurfaceandbulkofCu-TSVs[C].62thElectronicComponentsand