集成电路常用器件图演示文稿

集成电路常用器件版图演示文稿目前一页\总数四十四页\编于十四点（优选）集成电路常用器件版图目前二页\总数四十四页\编于十四点将与非门设计成指状构造示例目前三页\总数四十四页\编于十四点5.1MOS器件常见版图画法2、倒比管版图布局管子的宽长比小于1利用倒比管沟道较长，电阻较大的特点，可以起到上拉电阻的作用。应用：开机清零电路。目前四页\总数四十四页\编于十四点5.1MOS器件常见版图画法3、MOS器件的对称性对称意味着匹配，是模拟集成电路版图布局重要技巧之一。包括器件对称、布局连线对称等。（1）匹配器件相互靠近放置：减小工艺过程对器件的差异。（2）匹配器件同方向性：不同方向的MOS管在同一应力下载流子迁移率不同。目前五页\总数四十四页\编于十四点5.1MOS器件常见版图画法（3）匹配器件与周围环境一致：虚设器件，避免刻蚀程度的不同。目前六页\总数四十四页\编于十四点5.1MOS器件常见版图画法（4）匹配器件使用同一单元：根器件法对于不同比例尺寸的MOS管，尽量使用同一单元进行复制组合，这样，加工的适配几率就会减小。目前七页\总数四十四页\编于十四点5.1MOS器件常见版图画法（5）匹配器件共中心性：又称为四方交叉在运算放大器的输入差分对中，两管的宽长比都比较大。采用四方交叉的布局方法，使两个管子在X轴上产生的工艺梯度影响和Y轴上的工艺梯度影响都会相互抵消。将M1和M2分别分成两个宽度为原来宽度一半的MOS管，沿对角线放置后并联。目前八页\总数四十四页\编于十四点5.1MOS器件常见版图画法目前九页\总数四十四页\编于十四点5.2电阻常见版图画法无源电阻：采用对半导体进行掺杂的方式制作的电阻。（本次课只介绍无源电阻）有源电阻：利用晶体管的不同工作区表现出来的不同电阻特性来做电阻。1、电阻的分类掺杂半导体电阻：扩散电阻和例子注入电阻薄膜电阻：多晶硅薄膜电阻和合金薄膜电阻目前十页\总数四十四页\编于十四点5.2电阻常见版图画法（1）离子注入电阻采用离子注入方式对半导体掺杂而得到的电阻。可以精确控制掺杂浓度和深度，阻值容易控制且精度很高。分为P+型和N+型电阻。（2）多晶硅薄膜电阻掺杂多晶硅薄膜电阻的放开电阻较大，是集成电路中最常用到的一种电阻。目前十一页\总数四十四页\编于十四点5.2电阻常见版图画法2、电阻的版图设计（1）简单的电阻版图电阻的阻值电阻的阻值=电阻的方块数×方块电阻。这种阻值计算比较粗糙，没有计入接触孔电阻和头区电阻。目前十二页\总数四十四页\编于十四点5.2电阻常见版图画法（2）高阻值第精度电阻版图对上拉电阻和下拉电阻：对电阻阻值以及匹配要求不是太高，只需要高阻值。狗骨型或折弯型图7.11目前十三页\总数四十四页\编于十四点5.2电阻常见版图画法（3）高精度电阻版图设计方法之一：虚设器件对电阻精度及匹配要求较高的电路：基准电路；运算放大器的无源负载。首选多晶硅电阻。虚设器件（DummyDevice）目前十四页\总数四十四页\编于十四点5.2电阻常见版图画法在需要匹配的器件两侧或周围增加虚设器件，防止边上的器件被过多的可是，引起不匹配。对于既有精度要求，又有匹配要求的电阻，可以将这两个电阻交互排列放置。图7.16目前十五页\总数四十四页\编于十四点5.2电阻常见版图画法（3）高精度电阻版图设计方法之二：电阻单元的复用与MOS管类似，电阻也最好使用某一单元进行利用，通常选取一段宽度长度合适，受工艺影响、温度影响总体性能较优的一段电阻作为通用电阻，然后通过串联、并联，获得其他阻值的电阻。图7.17目前十六页\总数四十四页\编于十四点5.2电阻常见版图画法目前十七页\总数四十四页\编于十四点5.2电阻常见版图画法目前十八页\总数四十四页\编于十四点5.2电阻常见版图画法目前十九页\总数四十四页\编于十四点5.2电阻常见版图画法对于无法使用串、并联关系来构建的电阻，可以在单元电阻内部取部分进行构建。图7.18的实现方式。目前二十页\总数四十四页\编于十四点电阻匹配设计总结（1）采用同一材料来制作匹配电阻（2）匹配电阻的宽度要相同，且要足够宽。（3）匹配的电阻要紧密靠近（4）在匹配电阻阵列的两端要放置Dummy电阻。（5）不要使用较短的电阻区块，一般的方块数为5个，高精度多晶硅电阻总长度至少为50微米。目前二十一页\总数四十四页\编于十四点5.3电容版图设计集成电路中的电容存在很多，有专门设计的电容，也有寄生电容。如相邻两层金属重叠会形成电容MOS管的栅和沟道之间会形成电容1、电容的分类MOS管电容、多晶硅-N阱电容、精度较高的多晶硅-多晶硅电容（PIP）以及金属-金属电容（MIM）目前二十二页\总数四十四页\编于十四点5.3电容版图设计（1）MOS电容通常在滤波电路中使用，精度不高，误差可达20%左右。将MOS管的源和漏接在一起，作为一个极板，栅作为一个极板。MOS管工作在积累区。栅氧化层较薄，因此电容较大。目前二十三页\总数四十四页\编于十四点5.3电容版图设计（2）阱电容多晶硅和阱之间形成电容下极板与衬底之间存在寄生电容，精度不高。（3）PIP电容多晶硅-二氧化硅-多晶硅结构可以通过控制氧化层的质量和厚度，精确控制电容值。做在场氧区，电容值较小。目前二十四页\总数四十四页\编于十四点5.3电容版图设计（4）MIM电容金属层之间距离较大，因此电容较小。减小电容面积、提高电容值：叠层金属电容器，即将多层金属平板垂直的堆叠在一起，将奇数层和偶数层金属分别连在一起，形成两个梳状结构的交叉。图7.21PIP和MIM电容由于下极板与衬底距离较远，寄生电容较小，精度较好。目前二十五页\总数四十四页\编于十四点5.3电容版图设计2、电容版图设计一般电路对电容精度要求不高，因此通常电容是最后设计的。图7.22，“比例电容版图”：两个电容进行匹配。将较小的电容放置中心位置，以保证周围环境一致性。目前二十六页\总数四十四页\编于十四点5.4二极管版图集成电路中普遍存在二极管。psub-nwell二极管：P型衬底和N阱之间存在二极管。为了保证所有的二极管反偏，需要将衬底接低电位，N阱接高电位。Sp-nwell二极管：N阱和N阱中的P+扩散区形成的二极管。目前二十七页\总数四十四页\编于十四点5.4二极管版图利用二极管的反向击穿效应，可以用来做芯片的ESD（Elctro-StaticDischarge，静电释放）保护。二极管的反向击穿电压一般在6~8V，因此当使用ESD时，下一级的最大电压也被嵌位在反向击穿电压。图7.26：梳状二极管。用作ESD的二极管的面积较大，且画成环形结构。目前二十八页\总数四十四页\编于十四点5.5保护环版图保护环（guardring）是有N+型的接触孔或P+型的接触孔转成环状，将所包围的器件与环外的器件隔离开来，所以叫做保护环。保护环的作用：隔离噪声，保护敏感电路不受外界干扰；防止闩锁效应。目前二十九页\总数四十四页\编于十四点5.5保护环版图1、隔离噪声模拟电路的噪声一般来自衬底，噪声源会对敏感电路造成影响。图7.27：通过P+接触孔吸收来自衬底的噪声。目前三十页\总数四十四页\编于十四点5.5保护环版图2、防止闩锁效应闩锁效应是由CMOS工艺中的计生效应引起的，对电路可靠性非常重要，一旦发生闩锁，不仅电路无法正常工作，还会因大电流引起芯片过热，造成物理破坏。图7.29：寄生效应电路。图7.30：多数载流子保护环，吸收外来的多数载流子，避免寄生三极管的发射极被正偏。目前三十一页\总数四十四页\编于十四点5.6焊盘版图焊盘（pad）集成电路与外接环境之间的接口。除了压焊块之外，焊盘还具有输入保护、内外隔离、对外驱动等接口功能。通常由最上层两层金属重叠而成。图7.31，7.32目前三十二页\总数四十四页\编于十四点I/0PAD输入输出单元（补充）承担输入、输出信号接口的I/O单元就不仅仅是压焊块，而是具有一定功能的功能块。这些功能块担负着对外的驱动，内外的隔离、输入保护或其他接口功能。这些单元的一个共同之处是都有压焊块，用于连接芯片与封装管座。为防止在后道划片工艺中损伤芯片，通常要求I/OPAD的外边界距划片位置100µm左右。目前三十三页\总数四十四页\编于十四点I/0PAD输入输出单元（补充）任何一种设计技术的版图结构都需要焊盘输入/输出单元（I/O

PAD）。不论门阵列、标准单元结构还是积木块结构，它们的I/O

PAD都是以标准单元的结构形式出现，这些I/OPAD通常具有等高不等宽的外部形状，各单元的电源、地线的宽度和相对位置是统一的。目前三十四页\总数四十四页\编于十四点输入单元

输入单元主要承担对内部电路的保护，一般认为外部信号的驱动能力足够大，输入单元不必具备再驱动功能。因此，输入单元的结构主要是输入保护电路。

目前三十五页\总数四十四页\编于十四点输入单元版图双二极管、电阻电路

单二极管、电阻电路

目前三十六页\总数四十四页\编于十四点输入单元从版图可以看到，这样的一个简单电路，其版图形式比我们在前面看到的门阵列版图复杂了许多。这样的版图设计不仅仅是考虑了电路所要完成的功能，而且充分地考虑了接口电路将面对的复杂的外部情况，考虑了在器件物理结构中所包含的寄生效应。希望通过这样的输入电路，使集成电路内部得到一个稳定、有效的信号，阻止外部干扰信号进入内部逻辑。目前三十七页\总数四十四页\编于十四点输出单元输出单元的主要任务是提供一定的驱动能力，防止内部逻辑过负荷而损坏。另一方面，输出单元还承担了一定的逻辑功能，单元具有一定的可操作性。与输入电路相比，输出单元的电路形式比较多。目前三十八页\总数四十四页\编于十四点（1）反相输出I/OPAD顾名思义，反相输出就是内部信号经反相后输出。这个反相器除了完成反相的功能外，另一个主要作用是提供一定的驱动能力。

目前三十九页\总数四十四页\编于十四点（1）反相输出I/OPAD为防止触发CMOS结构的寄生可控硅效应烧毁电路，该版图采用了P+隔离环结构，并在隔离环中设计了良好的电源、地接触。因为MOS管的宽长比比较大，版图采用了多栅并联结构，源漏区的金属引线设计成叉指状结构，电路中的NMOS管和PMOS管实际是由多管并联构成，采用了共用源区和共用漏区结构。目前四十页\总数四十四页\编于十四点（1）反相输出I/OPAD考虑到电子迁移率比空穴约大2.5倍，所以，PMOS管的尺寸比NMOS管大，这样可使倒相器的输出波形对称。下图是将金属铝引线去除后的版图形式，通过这个图可以清楚的看到器件的并联结构和重掺杂隔离环的结构。目前四十一页\总数四十四页\编于十四点（1）反相输出I/OPAD目前四十二页\总数四十四页\编于十四点5.7电源和地线版图图7.33：电源和地线布局。内部电路完全设