数字电路逻辑设计第三章详解演示文稿

数字电路逻辑设计第三章详解演示文稿目前一页\总数一百零三页\编于七点（优选）数字电路逻辑设计第三章目前二页\总数一百零三页\编于七点3.1晶体管的开关特性

3.2TTL集成逻辑门

3.3MOS逻辑门电路

3.4CMOS电路目前三页\总数一百零三页\编于七点(a)二极管符号表示(b)二极管伏安特性

二极管符号表示及伏安特性

3.1晶体管的开关特性1．二极管的稳态开关特性晶体三极管的开关特性目前四页\总数一百零三页\编于七点正向特性反向特性反向击穿特性开启电压加正向电压时导通，伏安特性很陡、压降很小（硅管为

0.7V，锗管为0.3V），可以近似看作是一个闭合的开关加反向电压时截止，反向电流很小可以近似看作是一个断开的开关。目前五页\总数一百零三页\编于七点1、理想模型2、恒压降模型3、折线模型正向压降为0，反向电流为0（正向导通反向截止）硅管正向压降为0.7V，锗管正向压降为0.3V。反向截止目前六页\总数一百零三页\编于七点(1)加正向电压VF时，二极管导通，管压降VD可忽略。二极管相当于一个闭合的开关。（a）二极管正向导通电路（b）二极管正向导通等效电路外加正向电压的情况

3.1晶体管的开关特性目前七页\总数一百零三页\编于七点(2)加反向电压VR时，二极管截止，反向电流IS可忽略。二极管相当于一个断开的开关。

（b）二极管反向截至等效电路可见，二极管在电路中表现为一个受外加电压控制的开关。（a）二极管反向截至电路

外加反向电压的情况

3.1晶体管的开关特性目前八页\总数一百零三页\编于七点2.二极管的动态特性在0～t1期间，vi＝

VF时，D导通，电路中有电流流过：RLvii＋－D1.二极管从正向导通到反向截止的过程vitVF-VRIF-IRt1tstt0.1IRit目前九页\总数一百零三页\编于七点正向（饱和）电流愈大，电荷的浓度分布梯度愈大，存储的电荷愈多，电荷消散所需的时间也愈长。产生反向恢复的过程的原因：存储电荷消散需要时间目前十页\总数一百零三页\编于七点二极管与门电压关系1).二极管与门UAUBVD1VD2UF00导通导通0.703导通截止0.730截止导通0.733导通导通3.7UAUBUF000010100111二极管与门真值表ABY3．二极管的应用电路目前十一页\总数一百零三页\编于七点2）二极管或门ABY二极管或门电压关系UAUBVD1VD2UF00截止截止003截止导通2.330导通截止2.333截止截止2.3UAUBUF000011101111二极管或门真值表AB目前十二页\总数一百零三页\编于七点并联二极管上限幅电路并联二极管下限幅电路3）限幅电路1）限幅电路。限幅电路是将输入波形的一部分传送到输出端，而将其余部分抑制，从而实现对脉冲波形的变换或整形。从电路结构结构上看，限幅电路可分为串联、并联限幅两种。目前十三页\总数一百零三页\编于七点双向限幅电路目前十四页\总数一百零三页\编于七点例：图示二极管限幅电路，R＝1k，UREF=2V，输入信号为ui。(1)若ui为4V的直流信号，分别采用理想模型、恒压降模型计算电流I和输出电压uo解：理想模型恒压降模型目前十五页\总数一百零三页\编于七点（2）如果ui为幅度±4V的交流三角波，波形如图（b）所示，分别采用理想二极管模型和恒压降模型分析电路并画出相应的输出电压波形。解：理想模型（波形如图所示）。0-4V4Vuit2V2Vuotui<UREF时，二极管反偏截止，相当于开路，回路无电流，uo＝ui；Ui>UREF时，二极管正偏导通，相当于短路，uo＝UREF；目前十六页\总数一百零三页\编于七点02.7Vuot0-4V4Vuit2.7V恒压降模型（波形如图所示）。ui<UREF+Uon时，二极管反偏截止，相当于开路，回路无电流，uo=ui；Ui>UREF+Uon时，二极管正偏导通，相当于短路，uo=UREF+Uon；目前十七页\总数一百零三页\编于七点2）钳位电路。钳位电路是将脉冲波形的顶部或底部钳定在某一选定电平上。其实质是由二极管的通断来改变RC电路的充放电时间常数，使得电容C实现快充慢放或者慢充快放，达到钳位波形的目的。目前十八页\总数一百零三页\编于七点晶体三极管的开关特性1.三极管稳态开关特性

3.1晶体管的开关特性在数字电路中，三极管作为开关元件，主要工作在饱和和截止两种开关状态，放大区只是极短暂的过渡状态。目前十九页\总数一百零三页\编于七点IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS临界饱和线

饱和区放大区

uI增大使

iB增大，从而工作点上移，iC增大，uCE减小。截止区uBE<UthBEC三极管截止状态等效电路

S为放大和饱和的交界点，这时的iB称临界饱和基极电流，用IB(sat)表示；相应地，IC(sat)为临界饱和集电极电流；UBE(sat)为饱和基极电压；

UCE(sat)为饱和集电极电压。对硅管，UBE(sat)0.7V，UCE(sat)0.3V。在临界饱和点三极管仍然具有放大作用。

uI增大使uBE>Uth时，三极管开始导通，iB>0，三极管工作于放大导通状态。目前二十页\总数一百零三页\编于七点IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS临界饱和线

饱和区放大区截止区uBE<UthBEC三极管截止状态等效电路uI=UIH三极管开通的条件和等效电路当输入uI为高电平，使iB≥

IB(sat)时，三极管饱和。

uBE+-uBE

UCE(sat)0.3V0，C、E间相当于开关合上。

iB≥

IB(sat)BEUBE(sat)CUCE(sat)三极管饱和状态等效电路目前二十一页\总数一百零三页\编于七点

iB愈大于IB(Sat)，则饱和愈深。由于UCE(Sat)

0，因此饱和后iC基本上为恒值，

iC

IC(Sat)=开关工作的条件

截止条件

饱和条件uBE＜

UthiB＞

IB(Sat)

可靠截止条件为uBE≤0

目前二十二页\总数一百零三页\编于七点三极管-----反相器电路可见，该电路在输入低电平时输出高电平，输入高电平时输出低电平，因此构成三极管非门。

由于输出信号与输入信号反相，故又称三极管反相器。输入高电平时，晶体管饱和导通，UO=UCE0.3V，输出低电平输入低电平时，晶体管截止，UO

VCC=5V，输出高电平目前二十三页\总数一百零三页\编于七点[例]下图电路中=50,UBE(on)=0.7V,UIH=3.6V,UIL=0.3V,为使三极管开关工作,试选择RB值,并对应输入波形画出输出波形。解：(1)根据开关工作条件确定RB取值uI=UIL=0.3V时,三极管满足截止条件uI=UIH=3.6V时,为使三极管饱和,应满足iB>IB(sat)因为iB=IHB-0.7VUR所以求得RB<29k，可取标称值27k。OuItUIHUIL+5V目前二十四页\总数一百零三页\编于七点(2)对应输入波形画出输出波形OuItUIHUIL可见，该电路在输入低电平时输出高电平，输入高电平时输出低电平，因此构成三极管非门。三极管截止时，iC0，uO+5V三极管饱和时，uO

UCE(sat)0.3VOuO/Vt50.3目前二十五页\总数一百零三页\编于七点IC(sat)OOOuIiCuOtttUIHUILVCCUCE(sat)

uI从UIL正跳到UIH时，三极管将由截止转变为饱和，

iC从0逐渐增大到IC(sat)，uC从VCC逐渐减小为UCE(sat)。

uI从UIH

负跳到时UIL，三极管不能很快由饱和转变为截止，而需要经过一段时间才能退出饱和区。2．三极管瞬态开关特性目前二十六页\总数一百零三页\编于七点IC(sat)OOOuIiCuOtttUIHUILVCCUCE(sat)0.9IC(sat)ton0.1IC(sat)toff

uI正跳变到iC上升到0.9IC(sat)所需的时间ton称为三极管开通时间。通常工作频率不高时，可忽略开关时间，而工作频率高时，必须考虑开关速度是否合适，否则导致不能正常工作。

uI负跳变到iC下降到0.1IC(sat)所需的时间toff称为三极管关断时间。通常toff>ton

开关时间主要由于电荷存储效应引起，要提高开关速度，必须降低三极管饱和深度，加速基区存储电荷的消散。目前二十七页\总数一百零三页\编于七点CEBSBDBCE在普通三极管的基极和集电极之间并接一个肖特基势垒二极管(简称SBD)。BCSBD抗饱和三极管的开关速度高

①没有电荷存储效应②SBD的导通电压只有0.1~0.3V而非0.7V，因此UBC=0.3V时，SBD便导通，使

UBC钳在0.3V上，降低了饱和深度。目前二十八页\总数一百零三页\编于七点3.2.1TTL逻辑门电路1.TTL与非门电路输入级是由多发射极晶体管T1和电阻R1组成的一个与门，其功能是实现输入逻辑变量A、B、C的与运算。中间级是由T2、R2及R3组成的一个电压分相器，它在T2的发射极与集电极上分别得到两个相位相反的电压信号，用来控制输出级晶体管T3和T4的工作状态，使它们轮流导通。是由T3、D4、T4和R4构成的一个非门。输出级采用的推挽结构，使T3、T4轮流导通（1）电路组成

3.2TTL集成逻辑门目前二十九页\总数一百零三页\编于七点多发射极三极管有0.3V箝位于1.0V全为3.6V集电结导通等效电路图目前三十页\总数一百零三页\编于七点当VT1输入端有一个或数个为低电平时，输出高电平。输入低电平端对应的发射结导通，

uB1=0.3V+0.7V=1V其他发射结因反偏而截止。0.3V3.6V3.6V1V截止截止

VT2和VT4均截止VT2截止使uC2

VCC=5V，

VT3和VD导通。

uF=VCC-UBE3-UD-IB3R2

≈

5V

-

0.7

V

-

0.7

V

=

3.6

V5V导通3.6

V输出高电平，与非门处于关闭状态。（2）功能分析目前三十一页\总数一百零三页\编于七点输入均为高电平时，输出低电平VT1集电结导通（倒置），VT2VT4饱和导通uB1=0.7V+0.7V+0.7V=2.1V，

uB3=0.7V+0.3V=1VVT3和VD截止，

UF=UCE4

0.3V3.6V3.6V3.6V倒置放大导通导通2.1V1V截止0.3V输出低电平，与非门处于开门状态目前三十二页\总数一百零三页\编于七点由此可见，电路的输出和输入之间满足与非逻辑关系。在两种工作状态下，各晶体管工作情况如表所示：TTL与非门各级工作状态输入T1T2T3D4T4输出与非门状态全部为高电位倒置工作饱和截止截止饱和低电平VOL开门至少一个低电位深饱和截止导通导通截止高电平VOH关门目前三十三页\总数一百零三页\编于七点(3)推拉输出电路和多发射极晶体管的作用T3组成射极输出器，优点是既能提高开关速度，又能提高负载能力。当T2由饱和转为截止时，T3和D导通，由于T3是射极输出器，T4的集电极电阻很小，此时瞬间电流很大，从而加速了T4管脱离饱和的速度，使T4迅速截止。由于采用推拉式输出级，与非门输出低电平VT4处于深度饱和状态，输出电阻很低，输出高电平时VT3和VD导通，组成射极跟随器，其输出电阻很低，因此无论哪种状态输出电阻都很低，都有很强的带负载能力。目前三十四页\总数一百零三页\编于七点目前三十五页\总数一百零三页\编于七点3.2.2TTL与非门的主要外部特性TTL与非门的电压传输特性3.2TTL集成逻辑门电压传输特性测试电路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL与非门电压传输特性曲线

uI较小时工作于AB段，这时V2、V4截止，V3、D4导通，输出恒为高电平，UOH3.6V，称与非门工作在截止区或处于关门状态。

uI较大时工作于BC段，uI的微小增大引起uO急剧下降，称与非门工作在转折区。

uI很大时工作于CD段，这时T2、T4饱和，输出恒为低电平，UOL

0.3V，称与非门工作在饱和区或处于开门状态。0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL与非门电压传输特性曲线饱和区：与非门处于开门状态。截止区：与非门处于关门状态。转折区--输出电压随输入电压变化的特性目前三十六页\总数一百零三页\编于七点下面介绍与电压传输特性有关的主要参数：有关参数0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOL电压传输特性曲线标准高电平USH

当uO≥

USH时，则认为输出高电平，通常取USH=3V。标准低电平USL当uO≤

USL时，则认为输出低电平，通常取USL=0.35V。关门电平UOFF保证输出不小于标准高电平USH时,允许的输入低电平的最大值。开门电平UON保证输出不高于标准低电平USL时,允许的输入高电平的最小值。阈值电压UTH转折区中点对应的输入电压，又称门槛电平。USH=3VUSL=0.35VUOFFUONUTH近似分析时认为：uI>UTH，则与非门开通，输出低电平UOL；uI<UTH，则与非门关闭，输出高电平UOH。目前三十七页\总数一百零三页\编于七点噪声容限越大，抗干扰能力越强。指输入低电平时，允许的最大正向噪声电压。UNL=UOFF–

UIL

指输入高电平时，允许的最大负向噪声电压。UNH=UIH–

UON

输入信号上叠加的噪声电压只要不超过允许值，就不会影响电路的正常逻辑功能，这个允许值称为噪声容限。

输入高电平噪声容限UNH输入低电平噪声容限UNL目前三十八页\总数一百零三页\编于七点低电平噪声容限：VNL=Voff-VIL

高电平噪声容限：VNH=VIH-Von

抗干扰容限用来表征逻辑门的抗干扰能力，一旦干扰电平超过抗干扰容限，逻辑门将不能正常工作。目前三十九页\总数一百零三页\编于七点2.输入特性输入电流与输入电压之间的关系曲线，即iI=f(vI)（2）输入漏电流IIH

输入特性曲线（1）输入短路电流IIS

输入端接地时流经输入端的电流当vI＞Vth时的输入电流称为输入漏电流，其数值很小。输入电流iI以流出T1发射极方向为正。目前四十页\总数一百零三页\编于七点输入负载特性测试电路输入负载特性曲线0uI/VR1/kUOFF1.1FNROFFRON（3）输入负载特性

ROFF称关门电阻。RI<ROFF时，相应输入端相当于输入低电平。对TTL系列，ROFF910。

RON称开门电阻。RI>RON时，相应输入端相当于输入高电平。对TTL系列，RON3.2k。RONROFFUOFF目前四十一页\总数一百零三页\编于七点[例]下图中，已知ROFF800，RON3k，试对应输入波形定性画出TTL与非门的输出波形。(a)(b)tA0.3V3.6VO不同TTL系列，RON、

ROFF不同。相应输入端相当于输入低电平，也即相当于输入逻辑0。逻辑0因此Ya输出恒为高电平UOH。相应输入端相当于输入高电平，也即相当于输入逻辑1。逻辑1因此，可画出波形如图所示。YbtOYatUOHO解：图(a)中，RI=300

<ROFF900图(b)中，RI=5.1k>RON3.2k目前四十二页\总数一百零三页\编于七点3.输出特性TTL与非门的输出特性反映了输出电压和输出电流的关系（1）与非门处于开态时：此时T4饱和，输出低电平，输出电流iL从负载流进T4，形成灌电流。TTL与非门输出低电平的输出特性目前四十三页\总数一百零三页\编于七点（2）与非门处于关态时：此时T4截止，T3、D4导通，输出高电平,负载电流为拉电流.

TTL与非门输出高电平时的输出特性

目前四十四页\总数一百零三页\编于七点由于三极管存在开关时间，元、器件及连线存在一定的寄生电容，因此输入矩形脉冲时，输出脉冲将延迟一定时间。输入信号UOm0.5UOm0.5UImUIm输出信号4.传输延迟时间输入电压波形下降沿0.5UIm处到输出电压上升沿0.5Uom处间隔的时间称截止延迟时间tPLH。输入电压波形上升沿0.5UIm处到输出电压下降沿0.5Uom处间隔的时间称导通延迟时间tPHL。平均传输延迟时间tpd

tPHLtPLH

tpd越小，则门电路开关速度越高，工作频率越高。0.5UIm0.5UOm目前四十五页\总数一百零三页\编于七点5.功耗-延迟积常用功耗P和平均传输延迟时间tpd的乘积(简称功耗–

延迟积)来综合评价门电路的性能，即M=Ptpd

性能优越的门电路应具有功耗低、工作速度高的特点，然而这两者矛盾。M又称品质因素，值越小，说明综合性能越好。目前四十六页\总数一百零三页\编于七点6TTL与非门的带负载能力（1）灌电流负载当驱动门输出低电平时,把允许灌入输出端的电流定义为输出低电平电流IOL。NOL称为输出低电平时的扇出系数扇入系数是指合格的输入端的个数；扇出系数是指逻辑门输出端最多能驱动同类门的个数。目前四十七页\总数一百零三页\编于七点（2）拉电流负载当驱动门输出高电平时，电流从驱动门拉出，把允许拉出输出端的电流定义为输出高电平电流IOH。NOH称为输出高电平时的扇出系数。

一般NOL≠NOH，常取两者中的较小值作为门电路的扇出系数，用NO表示。目前四十八页\总数一百零三页\编于七点负载电流流入与非门的输出端。负载电流从与非门的输出端流向外负载。负载电流流入驱动门IOL负载电流流出驱动门IOH输入均为高电平输入有低电平输出为低电平输出为高电平灌电流负载拉电流负载不管是灌电流负载还是拉电流负载，负载电流都不能超过其最大允许电流，否则将导致电路不能正常工作，甚至烧坏门电路。实用中，逻辑门输出低电平时的扇出系数一般小于输出高电平时的扇出系数。常用扇出系数NOL表示电路负载能力。门电路输出低电平时允许带同类门电路的个数。

通常按照负载电流的流向将与非门负载分为

灌电流负载拉电流负载目前四十九页\总数一百零三页\编于七点1.TTL非门L+V123123D12313ATTT123Re21AL=A(a)(b)Rc2RCCRTc4b14请大家自行分析一下非门的工作原理！二、其他功能的

TTL门电路

目前五十页\总数一百零三页\编于七点2.TTL或非门TTL或非门电路

T1和T1′为输入级；T2和T2′的两个集电极并接，两个发射极并接，构成中间级；T3、D4和T4构成推拉式输出级。输入端全部为低电平时，输出高电平，有一个或两个为高电平输入时，输出就为低电平，该电路实现或非逻辑功能。3.2TTL集成逻辑门目前五十一页\总数一百零三页\编于七点3.TTL异或门VCCT9T8DT6YTTL异或电路BAT2T3T7T4T5T1●●●pxy目前五十二页\总数一百零三页\编于七点使用时需外接上拉电阻RL

即Opencollectorgate，简称

OC门。

常用的有集电极开路与非门、三态门、或非门、与或非门和异或门等。它们都是在与非门基础上发展出来的，TTL与非门的上述特性对这些门电路大多适用。VC可以等于VCC也可不等于VCC

4.集电极开路与非门1.

电路、逻辑符号和工作原理输入都为高电平时，

V2和V5饱和导通，输出为低电平UOL0.3V。输入有低电平时，V2和V5截止，输出为高电平UOH

VC。因此具有与非功能。

工作原理OC门目前五十三页\总数一百零三页\编于七点相当于与门作用。因为Y1、Y2中有低电平时，Y为低电平；只有

Y1、Y2均为高电平时，Y才为高电平，故Y=Y1·Y2。2.

应用(1)

实现线与两个或多个OC门的输出端直接相连，相当于将这些输出信号相与，称为线与。

Y只有OC门才能实现线与。普通TTL门输出端不能并联，否则可能损坏器件。注意目前五十四页\总数一百零三页\编于七点说明:普通的TTL电路不能将输出端连在一起,输出端连在一起,可能使电路形成低阻通道,使电路因电流过大而烧毁;3.2TTL集成逻辑门目前五十五页\总数一百零三页\编于七点(2)驱动显示器和继电器等[例]下图为用

OC门驱动发光二极管LED的显示电路。已知LED的正向导通压降UF=2V，正向工作电流

IF=10mA，为保证电路正常工作，试确定RC的值。解：为保证电路正常工作，应满足因此RC=270

分析：该电路只有在A、B均为高电平，使输出uO为低电平时，LED才导通发光；否则LED中无电流流通，不发光。要使LED发光，应满足

IRc

IF=10mA。目前五十六页\总数一百零三页\编于七点TTLCMOSRLVDD+5V(3)实现电平转换

TTL与非门有时需要驱动其他种类门电路，而不同种类门电路的高低电平标准不一样。应用OC门就可以适应负载门对电平的要求。

OC门的UOL0.3V，UOH

VDD，正好符合CMOS电路UIH

VDD，UIL0的要求。

VDDRL目前五十七页\总数一百零三页\编于七点即Tri-StateLogic门，简称TSL门。其输出有高电平态、低电平态和高阻态三种状态。三态输出与非门电路

EN=1

时，P=0，uP=0.3V01100.3V1V导通截止截止另一方面，V1导通，uB1=0.3V+0.7V=1V,V2、V5截止。这时，从输出端Y

看进去，对地和对电源VCC都相当于开路，输出端呈现高阻态，相当于输出端开路。Y=AB1V导通截止截止Z这时VD导通，使uC2=0.3V+0.7V=1V，使V4截止。5.三态输出门1.

电路、逻辑符号和工作原理工作原理

EN=0时，P=1，VD截止电路等效为一个输入为A、B和1的TTL与非门。

Y=AB

目前五十八页\总数一百零三页\编于七点综上所述，可见：只有当使能信号EN=0时才允许三态门工作，故称EN低电平有效。EN称使能信号或控制信号，A、B称数据信号。当EN=0时，Y=AB，三态门处于工作态；当EN=1时，三态门输出呈现高阻态，又称禁止态。目前五十九页\总数一百零三页\编于七点(a)电路当EN=1时,P=1,二极管截止,电路等效为普通与非门。2)当EN=0,P=0,T4

和T5均截止,输出高阻态“Z”。目前六十页\总数一百零三页\编于七点EN即Enable功能表Z0AB1YEN使能端的两种控制方式使能端低电平有效使能端高电平有效功能表Z1AB0YENEN目前六十一页\总数一百零三页\编于七点2.

应用

任何时刻EN1、EN2、

EN3中只能有一个为有效电平，使相应三态门工作，而其他三态输出门处于高阻状态，从而实现了总线的复用。总线(1)构成单向总线目前六十二页\总数一百零三页\编于七点DIDO/DIDO00高阻态工作DI

EN=0时，总线上的数据DI经反相后在G2输出端输出。(2)构成双向总线DIDO/DIDO11工作DO高阻态

EN=1时，数据DO经G1反相后传送到总线上。DIDO/DIDO11工作DO高阻态

EN=1时，数据DO经G1反相后传送到总线上。DIDO/DIDO目前六十三页\总数一百零三页\编于七点

TTL集成门的类型很多,那么如何识别它们?各类型之间有何异同?如何选用合适的门?三、TTL集成门应用要点

1.各系列

TTL集成门的比较与选用用于民品用于军品具有完全相同的电路结构和电气性能参数，但CT54系列更适合在温度条件恶劣、供电电源变化大的环境中工作。按工作温度和电源允许变化范围不同分为CT74系列CT54系列目前六十四页\总数一百零三页\编于七点向高速发展向低功耗发展按平均传输延迟时间和平均功耗不同分向减小功耗-延迟积发展措施：增大电阻值措施：(1)

采用SBD和抗饱和三极管；(2)

采用有源泄放电路；(3)

减小电路中的电阻值。其中，LSTTL系列综合性能优越、品种多、价格便宜；ALSTTL系列性能优于LSTTL，但品种少、价格较高，因此实用中多选用LSTTL。

CT74系列(即标准TTL)CT74L系列(即低功耗TTL简称LTTL)

CT74H系列(即高速TTL简称HTTL)CT74S系列(即肖特基TTL简称STTL)

CT74AS系列(即先进肖特基TTL简称ASTTL)

CT74LS系列(即低功耗肖特基TTL简称LSTTL)CT74ALS系列(即先进低功耗肖特基TTL简称LSTTL)

目前六十五页\总数一百零三页\编于七点集成门的选用要点(1)实际使用中的最高工作频率fm应不大于逻辑门最高工作频率fmax的一半。实物图片

(2)不同系列TTL中，器件型号后面几位数字相同时，通常逻辑功能、外型尺寸、外引线排列都相同。但工作速

度(平均传输延迟时间tpd)和平均功耗不同。实际使用时，高速门电路可以替换低速的；反之则不行。例如CT7400CT74L00CT74H00CT74S00CT74LS00CT74AS00CT74ALS00xx74xx00引脚图双列直插

14引脚四

2

输入与非门目前六十六页\总数一百零三页\编于七点2.TTL集成逻辑门的使用要点(1)电源电压用+5V，74系列应满足5V5%。(2)输出端的连接普通TTL门输出端不允许直接并联使用。三态输出门的输出端可并联使用，但同一时刻只能有一个门工作，其他门输出处于高阻状态。集电极开路门输出端可并联使用，但公共输出端和电源VCC之间应接负载电阻RL。输出端不允许直接接电源VCC或直接接地。输出电流应小于产品手册上规定的最大值。目前六十七页\总数一百零三页\编于七点3.多余输入端的处理与门和与非门的多余输入端接逻辑1或者与有用输入端并接。接VCC通过1~10k电阻接VCC与有用输入端并接

TTL电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。目前六十八页\总数一百零三页\编于七点或门和或非门的多余输入端接逻辑0或者与有用输入端并接目前六十九页\总数一百零三页\编于七点[例]欲用下列电路实现非运算，试改错。

(ROFF700，RON2.1k)目前七十页\总数一百零三页\编于七点解：OC门输出端需外接上拉电阻RC5.1kΩY=1Y=0

RI>RON，相应输入端为高电平。510Ω

RI<ROFF，相应输入端为低电平。目前七十一页\总数一百零三页\编于七点是由增强型PMOS管和增强型NMOS管组成的互补对称MOS门电路。比之TTL，其突出优点为：微功耗、抗干扰能力强。主要要求：

掌握CMOS反相器的电路、工作原理和主要外特性。

了解CMOS数字集成电路的应用要点。了解CMOS与非门、或非门、开路门、三态门和传输门的电路和逻辑功能。3.4

MOS集成逻辑门

目前七十二页\总数一百零三页\编于七点3.4.1MOS晶体管1．N沟道增强型MOS管（a）结构示意图（b）符号N沟道增强型MOS场效应管3.4MOS逻辑门电路目前七十三页\总数一百零三页\编于七点2．增强型NMOS管的转移特性曲线转移特性曲线反映了当vDS为常数时，vGS对iDS的控制作用

当vGS<VGS(th)N时，iDS=0

当vGS>VGS(th)N后，在vDS作用下形成iDS电流

N沟道MOS管转移特性目前七十四页\总数一百零三页\编于七点3.MOS管分类

MOS管按其沟道和工作类型可分为四种

MOS管N沟道增强型(enhancementtypeNMOS)

P沟道增强型(enhancementtypePMOS)

N沟道耗尽型(depletiontypeNMOS)

P沟道耗尽型(depletiontypePMOS)

由于NMOS管沟道中的载流子是电子，其迁移率较高，工作速度较快，因而目前NMOS管应用十分广泛

由于空穴载流子的迁移率约为电子迁移率的一半，故PMOS管的工作速度较NMOS管的工作速度低。

P沟道耗尽型场效应管较难于制造，在数字集成电路中很少使用。3.3MOS逻辑门电路目前七十五页\总数一百零三页\编于七点3.4.2MOS反相器MOS反相器分类电阻负载MOS电路E/EMOS（增强型/增强型MOS）反相器E/DMOS（增强型/耗尽型MOS）反相器CMOS（ComplementaryMOS）反相器CMOS电路的工作速度高，功耗小，并且可用正电源，便于和TTL电路连接，下面我们着重讨论CMOS逻辑门。目前七十六页\总数一百零三页\编于七点AuIYuOVDDSGDDGSBVPVNBAuIYuOVDDSGDDGSBVPVNB增强型NMOS管(驱动管)增强型PMOS管(负载管)构成互补对称结构一、CMOS反相器

(一)电路基本结构要求VDD>UGS(th)N+｜UGS(th)P｜且UGS(th)N=｜UGS(th)P｜UGS(th)N增强型NMOS管开启电压AuIYuOVDDSGDDGSBVPVNB

NMOS管的衬底接电路最低电位，PMOS管的衬底接最高电位，从而保证衬底与漏源间的PN结始终反偏。.uGSN+-增强型PMOS管开启电压uGSP+-UGS(th)PuGSN>UGS(th)N时，增强型NMOS管导通uGSN<UGS(th)N时，增强型NMOS管截止OiDuGSUGS(th)N增强型NMOS管转移特性时,增强型PMOS管导通时,增强型PMOS管截止OiDuGSUGS(th)P增强型PMOS管转移特性AuIYuOVDDSGDDGSBVPVNB(一)电路基本结构

UIL=0V，UIH=VDD目前七十七页\总数一百零三页\编于七点AuIYuOVDDSGDDGSVP衬底BVN衬底B(二)工作原理ROFFNRONPuO+VDDSDDS导通电阻RON<<截止电阻ROFFRONNROFFPuO+VDDSDDS可见该电路构成CMOS非门，又称CMOS反相器。无论输入高低，VN、VP中总有一管截止，使静态漏极电流iD0。因此CMOS反相器静态功耗极微小。◎输入为低电平，UIL=0V时，uGSN=0V<UGS(th)N，UIL=0V截止uGSN+-VN截止，VP导通，导通uGSP+-uO

VDD为高电平。AuIYuOVDDSGDDGSVP衬底BVN衬底B截止uGSP+-导通uGSN+-◎输入为高电平UIH=VDD时，uGSN=VDD>UGS(th)N,VN导通，VP截止，◎输入为低电平UIL=0V时，uGSN=0V<UGS(th)N，VN截止，VP导通，uOVDD,为高电平。UIH=

VDDuO

0V，为低电平。目前七十八页\总数一百零三页\编于七点二、其他功能的

CMOS门电路

(一)CMOS与非门和或非门1.CMOS与非门

ABVDDVPBVPAVNAVNBY每个输入端对应一对NMOS管和PMOS管。NMOS管为驱动管，PMOS管为负载管。输入端与它们的栅极相连。与非门结构特点：驱动管相串联，负载管相并联。目前七十九页\总数一百零三页\编于七点ABVDDVPBVPAVNAVNBY

CMOS与非门工作原理11导通导通截止截止0驱动管均导通，负载管均截止，输出为低电平。

◆当输入均为高电平时：低电平输入端相对应的驱动管截止，负载管导通，输出为高电平。

◆当输入中有低电平时：ABVDDVPBVPAVNAVNBY0截止导通1因此Y=AB目前八十页\总数一百零三页\编于七点2.CMOS或非门

ABVDDVPBVPAVNAVNBY或非门结构特点：驱动管相并联，负载管相串联。目前八十一页\总数一百零三页\编于七点YABuOuIVDD1漏极开路的CMOS与非门电路(二)漏极开路的

CMOS门简称OD门与

OC门相似，常用作驱动器、电平转换器和实现线与等。Y

=

AB构成与门构成输出端开路的非门需外接上拉电阻RD目前八十二页\总数一百零三页\编于七点C、C为互补控制信号由一对参数对称一致的增强型NMOS管和PMOS管并联构成。PMOSCuI/uOVDDCMOS传输门电路结构uO/uIVPCNMOSVN(三)CMOS传输门

工作原理

MOS管的漏极和源极结构对称，可互换使用，因此CMOS传输门的输出端和输入端也可互换。uOuIuIuO当C=0V，uI=0~VDD时，VN、VP

均截止，输出与输入之间呈现高电阻，相当于开关断开。

uI不能传输到输出端，称传输门关闭。CC当C=VDD，uI=0~VDD时，VN、VP中至少有一管导通，输出与输入之间呈现低电阻，相当于开关闭合。

uO=uI，称传输门开通。

C=1，C=0时，传输门开通，uO=uI；

C=0，C=1时，传输门关闭，信号不能传输。目前八十三页\总数一百零三页\编于七点PMOSCuI/uOVDDCMOS传输门电路结构uO/uIVPCNMOSVN传输门是一个理想的双向开关，可传输模拟信号，也可传输数字信号。TGuI/uOuO/uICC传输门逻辑符号

TG即

TransmissionGate的缩写(三)CMOS传输门

目前八十四页\总数一百零三页\编于七点在反相器基础上串接了PMOS管VP2和NMOS管VN2，它们的栅极分别受EN和EN控制。(四)CMOS三态输出门AENVDDYVP2VP1VN1VN2低电平使能的CMOS三态输出门工作原理001导通导通Y=A110截止截止Z

EN=1时，VP2、VN2均截止，输出端Y呈现高阻态。因此构成使能端低电平有效的三态门。

EN=0时，VP2和VN2导通，呈现低电阻，不影响CMOS反相器工作。

Y=AEN目前八十五页\总数一百零三页\编于七点三、CMOS数字集成电路应用要点

(一)CMOS数字集成电路系列CMOS4000

系列

功耗极低、抗干扰能力强；电源电压范围宽VDD=3~15V；工作频率低，fmax=5MHz；驱动能力差。高速CMOS系列

(又称HCMOS系列)

功耗极低、抗干扰能力强；电源电压范围VDD=2~6V；工作频率高，fmax=50MHz；驱动能力强。

提高速度措施：减小MOS管的极间电容。

由于CMOS电路UTH

VDD/

2，噪声容限UNL

UNH

VDD/

2，因此抗干扰能力很强。电源电压越高，抗干扰能力越强。目前八十六页\总数一百零三页\编于七点民品军品VDD=2~6V

T表示与

TTL兼容VDD=4.5~5.5VCC54HC/74HC系列CC54HC/74HC系列

TT按电源电压不同分为按工作温度不同分为CC74系列CC54系列高速

CMOS

系列目前八十七页\总数一百零三页\编于七点1.注意不同系列

CMOS电路允许的电源电压范围不同，一般多用+5V。电源电压越高，抗干扰能力也越强。

(二)CMOS集成逻辑门使用要点

2.

闲置输入端的处理不允许悬空。

可与使用输入端并联使用。但这样会增大输入电容，使速度下降，因此工作频率高时不宜这样用。与门和与非门的闲置输入端可接正电源或高电平；或门和或非门的闲置输入端可接地或低电平。目前八十八页\总数一百零三页\编于七点了解TTL和CMOS电路的主要差异。

了解集成门电路的选用和应用。

TTL和CMOS电路比较目前八十九页\总数一百零三页\编于七点一、CMOS门电路比之

TTL的主要特点

注意：CMOS电路的扇出系数大是由于其负载门的输入阻抗很高，所需驱动功率极小，并非CMOS电路的驱动能力比TTL强。实际上CMOS4000系列驱动能力远小于TTL，HCMOS驱动能力与TTL相近。功耗极低抗干扰能力强电源电压范围宽输出信号摆幅大(UOH

VDD，UOL0V)

输入阻抗高扇出系数大目前九十页\总数一百零三页\编于七点二、集成逻辑门电路的选用

根据电路工作要求和市场因素等综合决定若对功耗和抗干扰能力要求一般，可选用

TTL电路。目前多用74LS系列，它的功耗较小，工作频率一般可用至20MHz；如工作频率较高，可选用CT74ALS系列，其工作频率一般可至50MHz。若要求功耗低、抗干扰能力强，则应选用

CMOS电路。其中CMOS4000系列一般用于工作频率1MHz以下、驱动能力要求不高的场合；HCMOS常用于工作频率20MHz以下、要求较强驱动能力的场合。目前九十一页\总数一百零三页\编于七点解：三、集成逻辑门电路应用举例

[例]试改正下图电路的错误，使其正常工作。CMOS门TTL门OD门(a)(b)(c)(d)VDDCMOS门Ya=ABVDDYb=

A

+

BTTL门OD门Yc=

AVDDENYd=ABEN

=

1

时EN

=

0

时OD门&TTL门悬空≥CMOS门悬空目前九十二页\总数一百零三页\编于七点可用两级电路2个与非门实现之[例]试分别采用与非门和或非门实现与门和或门。解：(1)

用与非门实现与门设法将Y=AB用与非式表示因为Y=AB=AB因此，用与非门实现的与门电路为Y

=

AB将与非门多余输入端与有用端并联使用构成非门目前九十三页\总数一百零三页\编于七点可用两级电路

3个与非门实现(2)

用与非门实现或门因此，用与非门实现的或门电路为Y

=

A

+

B因为

Y

=

A

+

B

=

A

+

B=

A

·

B设法将

Y

=

A

+

B

用与非式表示实现A实现B目前九十四页\总数一百零三页\编于七点可用两级电路

3个或非门实现之。(3)

用或非门实现与门设法将Y=AB用或非式表示因此，用或非门实现的与门电路为因为

Y

=

AB