西电-微电子-复试题

西-子-试

微子论试1.么是N半体什是P型半体如获？答①靠带子电半体N型半体要过诸P、Sb施杂获；依价空导的导叫P型导，主通掺如In等受主杂质获③杂式要扩和子入种经质偿导的电型决其杂度者2.述体的流作理答根晶管两PN结的偏置情况晶管工在向大饱截和向大式。实际用主是向大式此发结偏集结偏以NPN体为说载子动程①区基注电；偏发结以子散主发区向区入子，基向射注空，子远于穴；②区自电边散复。电子入区成非衡子故在流复，因区薄不重杂所大分子到集结缘③电收自电：于电反，而基扩来电子入电形电电，外存反饱电，要集区穴成但小可忽。3.述MOS效管工特。答以N沟增强型MOS为例把MOS管源和底地在极上一够的电，从静学观来，这正栅电将要斥下P型底的动空电而引子电在

GSGSDSDSDSDSDSDSGSGSDSDSDSDSDSDSDSDSDS面集一浓时，栅下P型将成型，即呈现反N反层源两的N扩层通就成电为流的电道。如果漏之有位，有流过。而且外加在极的电越，沟区电浓也高，导电况越。如加在极的电比小不以起道反，则件处不导状起道产强面型最栅压称为值压①止V于于此源之间电近为。②性V一的电形导电道此时I与V成比对应线OA围即性。③渡V大一程时道窄沟电增，随增趋变，应线BC范围。④和：继增到定使道断此V续大I基保不，达饱。⑤穿：果V继增，漏PN结偏压大导致PN结击穿，使体进击区电路基版共层都哪层再述下COMS艺流。答:共7+1层，别N阱注光、氧源光、晶光、+源光、N+漏区刻引孔刻金互光、

压点钝）刻②要艺程：阱生、源的定场氧长氧层生多硅电形成P沟MOS晶管形MOS晶体管光引接孔、光金互线、光钝空后序工5.用成路设方有些它有么别设计方门

门海P标准积木人工法

阵

阵LA

元

块

设列复杂程

1

1

12

10

>1度

0

5从逻辑1

1

1

13月1年图到掩月

月

月

以膜版所需间优

设

集成设

芯设成芯点

计周期短

度

计者周期

计活高价电可杂短6.响Spice软件精的素哪？

答Spice型两分成模方式模参。Spice模型的析度要决电中表种器特的型数的来(数的确，及型程的用围。而模方式与种同数仿器结时可会响析精。08微子试1.导内有几电？出流算式答主分扩电和移流①子散流②穴散流③子移流④穴移流总电电：总空电：2.体的极度影那参？什？答①响流益定分Wb越，区运数大从电增越；影基穿电Wb越，容发基穿通象③响征率

f

T

越，区越间小从可提特频；影基串电阻Rb，Wb越，区联Rb越，外基晶管易起流边应3.过些艺程以现选择“杂？写出艺程答掺主有种法即扩和子入①扩：温境，于运杂原运到导内形

22成定分。要两工，预积恒表源散和分布有表源散通在表生氧层进光刻成蔽后以特区进掺。②子入将电、过电加具高量杂离射入半体片，经火杂激，半体部成定杂分。要程：子产注离经聚系聚离束向分器筛出需子加器得能，通偏板带离打靶的片，成子入对定域行子入式杂以掩膜可不掩膜4.极ICMOSIC的离何同答①极IC隔a.PN隔，为准结隔离结通隔和电扩隔b.质-混隔，要等面化隔c.介质离有准-晶介隔和沟介隔；IC隔：a.自隔，于MOS源漏衬导类不，以身是结隔b.于准氧隔容使生效晶管启所通采局氧工两改工侧掩的离艺浅隔。5.ROM有哪些程构各和点答①膜程封密高其的息制时家入只读，能变②编ROM可用写信，但能入次③擦可程ROM（EPROM其的息以行次除改紫线除电写入信④改ROM(EAROM)

TT和可除编ROM(E

PROM):均电除电入者单完成除后所单同擦。09微子试1.PN结寄电有种形机，PN结的工作性使的影？答有种势电：着PN结加压变，垒得度会生化，而现载子荷势区存和出，相当于一电的放；扩电：PN结两的散中由电性求其存的负荷数会外电发变，相于一电效，之扩电。般况，PN结电等两之，偏扩电为，偏势电为PN结容影响高特（开（度特。2.么基宽效，区变应哪因影？答①区变应由外电的化有基宽发变的象，又称厄效②提厄电，减基宽效的响应大区度，使基宽的对响小另如提基区杂度则于定Vce集结尽变较，可减小区变应影，提高利压但这条施与大流益要冲，该合虑集成路计，流哪因影？15'答主就宽比电电，艺数寄参这

集电版设中什是比设和比设，电参有些响答用路别现输与门两为联两P为联设路关性求称即升间Tr于降间，则图构不称常为比的图计。这要与PMOS的成一比，而响沟电和漏流5.出成极体和成MOSFET纵剖图并明们工原的别答6.门路言高电噪容受些素响’答电电，件数宽比氧层度，电压幅当

V

（关值）在压幅中附时低平声限高容噪容具相的。若望噪容最并到称特性可使部比NMOS部宽均晶管驱强③益大，噪声容越当益无大，噪容横整电摆④当高源压可提噪容但在TTL电中不行另，声限与入式关5.双集电制中为么采外和层艺

答①延：外生时制相应的质以便形不导类不杂浓且质布峭外层，满某特器件材结和质布特要可提集结穿压而且较地决双集电中隔问。②层减集区串电，善频特。什是价什特答共键共电对，依共自相的对价子形成结力。价具方性饱性共键向有面对称特，角

109

。成路分。答①电功分数集电、拟成路混信集电；按路构类半体成路混集电；按源件构工分双型成路

集电、BiMOS集电；按路模：、、、、GSI；9.什是性源答线电是将流经变器低压值，经整电路流得脉直电，后经波到有小纹压直电。达高度直电，须过压路行压的含及作。答即算辅设，大分成路计，要人主，时借于算帮人迅而确完设任务②用优：轻工动缩设周；证计正

确；高计量节设费；VLSI设计不缺的具促集化术普。

反器图短沟道应：沟道长减小到定程度后出的一系二级物理效，如阈电压的化。摩尔定：每隔3年，特征尺寸缩小，集成（每个片上集成的体管和元件的目）提高4倍。沟道长调制效应：进入饱和时有效道长度随漏电压的化而变化，而漏电流略